| |||||||||||||
|
Инструментальный комплект
SET-StarterKit для освоения методов проектирования цифровых устройств на
основе ПЛИС семейств FPGA фирмы Xilinx
Инструментальный комплект SET-StarterKit предназначен, в первую очередь, для практического изучения методов проектирования цифровых устройств на основе ПЛИС семейств FPGA фирмы Xilinx и разработки прототипов встраиваемых микропроцессорных систем. Функциональные возможности и конструктивное исполнение инструментального модуля позволяют не только выполнять отладку проектов, реализуемых на основе ПЛИС семейства Spartan-II, но и использовать его в качестве промышленного серийного варианта разрабатываемого устройства. Рассматриваемый модуль можно рекомендовать для аппаратной реализации проектируемой системы при жестких требованиях, предъявляемых ко времени ее разработки. Применение готового модуля позволяет значительно сократить суммарную длительность этого процесса за счет исключения этапов проектирования и изготовления печатной платы разрабатываемого устройства и монтажа компонентов. Инструментальный модуль SET-StarterKit может использоваться для реализации автономных систем управления, сбора и обработки цифровой информации, встраиваемых цифровых устройств с шинами ISA и PCI, соответствующих стандартам PC-104 и PC-104+, в том числе устройств сопряжения шин (мостов) PCI-ISA. Кроме того, данный модуль целесообразно применять в учебных лабораториях для изучения функционирования и проектирования микропроцессорных систем с различной архитектурой. Тестовый проект, включенный в состав комплекта, содержит наглядный пример описания микропроцессора, совместимого с архитектурой и системой команд PIC-контроллеров серии 16С5х фирмы Microchip®. В состав комплекта SET-StarterKit входят: Характерными особенностями инструментального модуля SET-StarterKit
являются:
Внешний вид инструментального модуля SET-StarterKit показан на рис. 1. Компоненты модуля смонтированы на шестислойной печатной плате с двухсторонним размещением компонентов. Основными элементами структуры модуля SET-StarterKit являются (рис.
2): Функциональные возможности инструментального модуля в значительной степени определяются типом используемых ПЛИС. Основные технические характеристики устанавливаемых кристаллов рассматриваются далее, в разделе, посвященном особенностям ПЛИС семейства Spartan-II. Большинство пользовательских выводов кристалла FPGA подключено к контактам разъемов различного типа, установленных на плате инструментального модуля. Тем самым обеспечивается возможность реализации в проекте, выполняемом на основе ПЛИС, ряда наиболее широко применяемых интерфейсов для обмена данными с внешними устройствами. Внешний тактовый сигнал, формируемый кварцевым генератором, подается на GCK1 (вывод R8 для корпуса FG256) — один из четырех специально выделенных контактов кристалла, сопряженных с глобальными буферными элементами. Так как выход каждого глобального буфера связан с первичными глобальными цепями синхронизации и схемой цифровой автоподстройки задержек (Delay Locked Loop, DLL), такое решение оптимальным образом обеспечивает возможность применения модуля DLL для получения сетки внутренних тактовых частот, соответствующих требованиям реализуемого проекта. Модуль цифровой автоподстройки задержек позволяет сформировать сигналы синхронизации со сдвигом фаз на 90°, 180° и 270°, с удвоенной частотой и с одним из возможных коэффициентов деления (1,5, 2, 2,5, 3, 4, 5, 8, 16) по отношению к входному тактовому сигналу. Кроме того, применение схемы DLL позволяет устранить временной перекос при распространении сигналов синхронизации как внутри кристалла, так и на уровне печатной платы инструментального модуля. Пример построения блока внутренней синхронизации, используемого в тестовом проекте, показан на рис. 3. В этом примере задействована функция деления частоты, выполняемая модулем DLL. Требуемое значение коэффициента деления частоты указывается в файле ограничений UCF (User Constraints File). В тестовом проекте формируются два тактовых сигнала с частотами 20 и 80 МГц. Для получения сигналов синхронизации со сдвигом фаз или с удвоенной частотой следует воспользоваться соответствующими выходами компонента CLKDLL (рис. 3). Блок загрузки конфигурационных данных включает в себя разъем для присоединения внешнего JTAG-кабеля, подключенный к выводам соответствующего порта ППЗУ и ПЛИС, и встроенную схему загрузочного кабеля JTAG-интерфейса, предоставляющую дополнительные возможности программирования и обратного считывания данных из кристаллов через разъем параллельного порта. Схема встроенного загрузочного кабеля выполнена на основе ИС 74HC125, элементы которой выполняют функцию согласования (буферизации) сигналов параллельного порта со входами JTAG-порта ППЗУ и ПЛИС. Выводы JTAG-портов конфигурационного ППЗУ и ПЛИС инструментального модуля соединены так, что образуют единую цепочку периферийного сканирования, подключенную одновременно к разъему JTAG-интерфейса и встроенной схеме загрузочного кабеля. Таким образом, разработчику предоставляется возможность программирования ППЗУ и загрузки конфигурационных данных непосредственно в ПЛИС с компьютера через один разъем. Режим конфигурирования ПЛИС из компьютера целесообразно использовать на этапе отладки проекта. Основным способом загрузки конфигурационной последовательности является использование входящего в комплект JTAG-кабеля, подключаемого к параллельному порту (LPT) персонального компьютера (Parallel Download Cable). Комплексная схема управления питанием включает в себя два DC/DC-преобразователя и супервизор вырабатываемых напряжений. Встроенные DC/DC-преобразователи формируют напряжения 2,5 В для питания ядра кристалла семейства Spartan-II и 3,3 В для блоков ввода-вывода ПЛИС и других компонентов инструментального модуля. В качестве входного напряжения используется напряжение 5 В, поступающее от сетевого адаптера. Супервизор выполняет функции контроля выходных напряжений DC/DC-преобразователей и при их отклонении от номинальных значений, превышающем допустимые нормы, вырабатывает соответствующий сигнал, который отображается визуально с помощью светодиода блока индикации. Контроль напряжений питания необходим, прежде всего, в процессе загрузки конфигурационной последовательности из ППЗУ в ПЛИС, который характеризуется повышенным потреблением тока. Блок индикации инструментального модуля содержит десять светодиодов. Два из них используются для визуального контроля наличия напряжения питания 5 В и соответствия значений выходных напряжений DC/DC-преобразователей требуемым величинам (2,5 и 3,3 В). Еще два светодиода предназначены для отображения хода процесса конфигурирования кристалла. Остальные шесть светодиодов могут использоваться разработчиком в проекте разрабатываемого устройства, например, для визуальной оценки выполнения алгоритма его функционирования или в процессе тестирования инструментального модуля. Перед началом работы с инструментальным модулем следует подключить загрузочный кабель к разъему JTAG-интерфейса платы, а также необходимые кабели к разъемам, предназначенным для обмена данными с внешними устройствами. В частности, при реализации прилагаемого тестового проекта нужно подключить коммуникационный кабель, входящий в состав комплекта, к разъему последовательного порта DB-9 модуля и разъему соответствующего COM-порта компьютера. После этого можно подать питание на инструментальный модуль, подключив выходной разъем сетевого адаптера, и активизировать средства программирования (программу iMPACT пакета WebPACK ISE). При успешном выполнении указанных операций после обнаружения загрузочного кабеля производится автоматический поиск и инициализация подключенной к JTAG-порту цепочки периферийного сканирования (включающей в себя ПЛИС и ППЗУ). Информация об обнаруженной цепочке периферийного сканирования представлена в графической форме в рабочей области основного окна и в текстовом виде в окне регистрации сообщений программы iMPACT. После этого можно приступать к выполнению операций программирования ППЗУ или конфигурирования ПЛИС, а также обратного считывания конфигурационных данных или контрольной информации из ППЗУ. Последовательность необходимых для этого процедур подробно рассмотрена в описании САПР WebPACK ISE [3–6].
Семейство Spartan-II представлено шестью типами кристаллов, выпускаемых
по технологии 0,18 или 0,22 мкм с шестислойной металлизацией. Из них
только четыре типа ПЛИС производится в корпусе FG256. Поэтому в качестве
основы инструментального модуля SET-StarterKit в различных версиях могут
использоваться кристаллы XC2S50, XC2S100, XC2S150 и XC2S200.
Функциональные возможности ПЛИС этой группы характеризуются следующими
показателями: Основу архитектуры кристаллов Spartan-II составляет массив конфигурируемых логических блоков CLB, окруженных программируемыми блоками ввода-вывода IOB (рис. 4). Кроме того, в нее входят схемы цифровой автоподстройки задержек DLL и блоки выделенной памяти Block SelectRAM. Все соединения между основными архитектурными элементами ПЛИС осуществляются с помощью иерархической структуры трассировочных ресурсов. Конфигурируемый логический блок ПЛИС семейства Spartan-II состоит из двух секций, каждая из которых включает в себя две однотипные логические ячейки (Logic Cell, LC). В состав логической ячейки входит четырехвходовый функциональный генератор (таблица преобразований), триггерный элемент и логика ускоренного переноса. Кроме того, конфигурируемый логический блок содержит дополнительную логику, позволяющую конфигурировать ресурсы функциональных генераторов для реализации функций пяти и шести переменных. Основными элементами иерархической структуры трассировочных ресурсов являются: трассировочные ресурсы общего назначения, включающие главные трассировочные матрицы (General Routing Matrix, GRM) и коммутационные цепи различного типа, локальные трассировочные линии VersaBlock, окружающие каждый конфигурируемый логический блок, и дополнительные трассировочные ресурсы для коммутации блоков ввода-вывода VersaRing. Более подробное описание элементов архитектуры кристаллов семейства Spartan-II представлено в соответствующей литературе [10, 11]. Функциональные возможности инструментального модуля наглядно демонстрирует тестовый проект. Ряд элементов этого проекта, как, например, описания последовательного и параллельного портов, микропроцессорного ядра могут использоваться разработчиками в качестве готовых решений в собственных проектах. Поэтому далее кратко рассматривается структура и основные характеристики компонентов тестового проекта.
Тестовый проект представляет собой образец выполнения разработки «системы на кристалле» (System-on-Chip), реализующей в одном корпусе ПЛИС функции процессора и периферийных устройств. Структура системы, проектируемой на основе ПЛИС (рис. 5). В состав тестового проекта входят следующие элементы: После записи битовой последовательности тестового проекта в конфигурационное ППЗУ инструментальный модуль SET-StarterKit может использоваться в качестве автономного устройства сбора, предварительной обработки и передачи цифровых данных через последовательный интерфейс (например, в COM-порт персонального компьютера). Наличие внешних банков ОЗУ и ППЗУ предоставляет разработчику дополнительные возможности для хранения и обработки данных. Ядро микропроцессора представляет собой синтезируемое VHDL-описание микроконтроллера, совместимого с архитектурой и системой команд микроконтроллеров серии PIC 16С5x фирмы Microchip. Отличительными особенностями микропроцессорного ядра являются: Модуль UART представляет собой синтезируемое VHDL-описание универсального асинхронного приемопередатчика, предназначенного для организации обмена данными между микропроцессорным ядром и внешними устройствами (в частности, последовательным портом ПК) через интерфейс RS-232. Основные характеристики модуля UART: Модуль VHDL-описания параллельного интерфейса, используемого для
расширения пространства ввода-вывода микропроцессорного ядра PIC 16С5x,
характеризуется следующими особенностями: Следует обратить внимание на то, что в состав тестового проекта включены файлы, необходимые для его моделирования с помощью системы ModelSim XE, которая включена в САПР WebPACK ISE [7–9]. Другие модули для освоения методов проектирования цифровых устройств на основе ПЛИС семейств FPGA Кроме рассмотренного выше инструментального модуля SET-StarterKit на базе кристаллов семейства Spartan-II выпускается плата SET-Mini-S2™ (рис. 6). В отличие от SET-StarterKit она не содержит внешних элементов памяти. Основные технические данные модуля SET-Mini-S2: Еще два автономных инструментальных модуля выполнены на основе кристаллов семейства Virtex™. Плата SET-Mini-V™ имеет ту же структуру, что и модуль SET-Mini-S2, отличаясь только типом используемых ПЛИС и ППЗУ. В составе платы SET-Mini-V применяются кристаллы серии Virtex с объемом от 400 000 до 800 000 системных вентилей в корпусе FG676. В качестве конфигурационного ППЗУ используется один или два элемента PROM с информационной емкостью 4 Мбит. Основные технические характеристики платы SET-Mini-V практически те же, что и у модуля SET-Mini-S2. Отличия заключаются в ресурсах и, соответственно, возможностях используемых кристаллов. ПЛИС, применяемые в модуле, содержат от 2400 до 4700 конфигурируемых логических блоков и от 80 до 112 кбит встроенной блочной памяти. Инструментальный модуль SETCORE-1M™ (рис. 7) предоставляет разработчику более широкие возможности его применения по сравнению с SET-Mini-S2, обусловленные установкой дополнительных компонентов. Характеристики используемых ПЛИС серии Virtex и открытая архитектура модуля позволяют использовать его не только в процессе обучения, но и эффективно реализовывать на базе SETCORE-1M широкий спектр устройств в области цифровой обработки сигналов (в частности, фильтров, корреляторов, БПФ) и телекоммуникаций, а также многофункциональных специализированных контроллеров. Модуль SETCORE-1M характеризуется следующими особенностями: Дополнительную информацию об инструментальных модулях и ядрах, разработанных ЗАО Scan Engineering Telecom для реализации в пользовательских проектах, можно получить на сайте www.setltd.com. Литература |
![]()
№ 2 `2003 № 1 `2003 | |||||||||||
|