оригинальная статья: http://www.cadence.com/whitepapers/4107_ClockSignal_WP.pdf
Перевод выполнил магистрант ДонНТУ Бобровский К.В.
Синхросигналы в сверх субмикронных интегральных схемах и генераторы синхросигналов для них, должны разрабатываться с высокой точностью для достижения оптимальной производительности. Плохо разработанная синхронизация может стоить компании миллионы долларов прибыли. Попросту говоря, чем выше частота синхронизации, тем больше денег заработает компания.
Разработка синхронизации – это непрерывный компромисс между временем разработки, энергопотреблением, тактовой частотой, разбросом задержек тактового сигнала и производительностью. Чем менее предсказуемыми будут эти показатели, тем больше вам придется сверх проектировать, для обеспечения требуемой тактовой частоты. Но чем больше сверхпроектировать, тем больше опасность появления в схеме ошибок, обусловленных внутренним падением напряжения (IR drop), помехозащищенностью сигналов (signal integrity) или электромиграцией.
Требования к синхронизации жестко фиксированы. Вы должны минимизировать разброс задержек тактового сигнала, задержку срабатывания генератора, площадь, занимаемую схемой и энергопотребление, а так же помехи, шум, при этом стремясь к максимальной надежности. К тому же, вы должны обеспечивать несбалансированность нагрузки, которая не будет известна до того момента, пока схема не будет практически закончена. И наконец, вы не можете срывать график проекта.
Итак, можете ли вы успешно справиться со всеми выше перечисленными требованиями? Нет, но, с правильными инструментами вы можете найти точку максимальной производительности своего проекта.
Разработка генератора синхросигнала тесно взаимосвязана с различными базовыми компонентами: используемой схемной библиотеки, топологией, наличием сканирования (scan insertion), временной верификацией, и с сеткой критических путей.
Рисунок 1 – Генератор синхросигнала влияет на весь проект
Если вы будете следовать четырем базовым правилам по проектированию синхронизации, то вы увеличите ваше шансы выиграть в соревновании на скорость.
Во время разработки синхронизации, помните о целях вашего проектирования:
Эти цели кажутся довольно простыми, но, исторически, разработчики достигали их только с помощью многократного сверхпроектирования синхронизации. Разработчики микропроцессоров использовали такую технику: они разрабатывали синхронизацию с огромным запасом для того, чтобы быть уверенными в обеспечении как небольших задержек, так и малой величины разброса задержек тактового сигнала. Но мощность, потребляемая такими схемами, могла привести к неработоспособности всего чипа в целом.
Другая проблема вызвана глубокими субмикронными процессами, такими как внутреннее падение напряжения, помехозащищенность и электромиграция. Это как борьба с огнем – больше рукавов может не помочь из-за того, что они подключены к одной магистрали, в следствии чего давление в них близко к нулю. Сверхпроектирование не очень удачное решение, т.к. оно приводит к ошибкам во внутреннем падении напряжения, помехозащищенности и электромиграции.
При любом подходе вы идёте на компромисс между рабочими характеристиками генератора и выгодой компании. Ваша разработка может закончиться тем, что ваш генератор синхросигнала не будет удовлетворять требованиям, или одна ошибка приводит к другим проблемам, которые связаны с глубокими субмикронными эффектами.
В функции синхросигнала входит: синхронизация защёлок и триггеров, а так же синхронизирование входных/выходных данных с внутренними операциями. Её успешность зависит от того, как она спроектирована. Синхросигнал и критические пути взаимосвязаны. Величина времени для задержки в критическом пути вторична, она зависит от спроектированной синхронизации, и если она спроектирована не достаточно хорошо, то эта величина может быть неудовлетворительной.
Рисунок 2 – Взаимодействие критического пути и разброса задержек тактового сигнала
Полный цикл синхронизации состоит из среза (разброса задержек тактового сигнала), времени поступления сигнала на выход (время срабатывания), задержки критического пути, небольшого запаса и времени предустановки. Разброс задержек может добавить новые проблемы в предыдущее выражение. Например, если он слишком велик, то может возникнуть нарушение времени удержания сигнала.
Рисунок 3 – Сбои во времени удержания сигнала зависят от частоты
Технологии меняются быстро и проблемы проектирования определенно следуют за ними по пятам. Увеличение количества транзисторов на одной микросхеме служит толчком к уменьшению времени цикла – и соответственно уменьшает вашу технологию, но чем больше транзисторов в цепочке, тем большие задержки накапливаются в соединениях. Средства верификации, которые вы использовали в прошлом, сфокусированы на задержках отдельных вентилей и не принимают во внимание задержки соединений. Ограничения, которые накладываются на проект погрешностью старых средств, приводят к тому, что невозможно выполнить проверку: соответствует ли проект требованиям, которые к нему предъявляются или нет?
Стратегия физической верификации, известная как «верификация межсоединений», обязательна для выявления и локализации места ошибки в субмикронной технологии. Верификация межсоединений состоит из учёта всех паразитических ёмкостей в комбинации с физическим анализом проекта. Для обеспечения точности, которую требуют современные технологии, точный анализ (3-D extraction Accuracy) паразитных ёмкостей необходим. В зависимости от частоты и от стиля проекта резистивно-ёмкостный анализ может быть достаточным. Однако, на больших частотах и/или при методики проектирования без защиты, может понадобиться принимать во внимание и индуктивный эффект. Использование данных, анализа и визуализации таких явлений, как внутреннее падение напряжения, помехозащищенность сигналов, временные соотношения и электромиграция выявляются ранее неопределенные проблемы проекта. Сильное внутреннее падение напряжения влияет на разброс задержек тактового сигнала и на неустойчивость в синхронизации. Например, 5% прирост внутреннего падения напряжения может увеличить задержку фронта на 5-15%.
В связи с тем, что технология снова и снова будет заводить вас на неизведанные территории, вы должны планировать такие революционные изменения как:
Несомненно, допущения, сделанные вами в начале работы над проектом, скорей всего изменятся до окончания проекта, или, наконец, во время жизни микросхемы. Например, если технология производства будет отличаться, то характеристики проекта изменятся. Ваша синхронизация должна быть достаточно крепкой для того чтобы выдержать постоянное изменение способов(процессов производства) и технологий. Большинство проектов урезаются – некоторые даже до первого выхода в тираж.
Это наталкивает на совет: если вам (не) нравится ваш технологический процесс сегодня, то (не) волнуйтесь, всё изменится.
Сейчас генераторы синхросигналов разрабатываются автоматически с использованием синтеза или изготовляются в ручную. Многие разработчики используют гибридный подход к проектам, где некоторые части микросхемы разрабатываются с использованием синтеза, а другие вручную. Таблица 1 показывает преимущества и недостатки каждого подхода.
Таблица 1 – Ручное проектирование против синтеза (автоматического проектирования)
Синтез |
Ручное проектирование |
Вы получаете то, что получилось |
Высокая эффективность |
Проверяется автоматически (проверка автоматическая) |
Проверяется в ручную (ручная проверка) |
Простое |
Сложное |
Базируется на вычислениях |
Базируется на выборе |
Поддержка некоторых средств |
Поддержка малого числа средств |
Так же, при автоматической проверке, во время синтеза генератора для вычисления задержек в проводах делается много допущений, что не очень надежно. Единственный способ получения точных задержек это использование извлечения (extraction) и анализа.
Существуют различные стили выполнения разводки начиная от Н-подобного дерева, выборочно буферизированного дерева, привязанные к решетке распространения синхросигнала и различные гибридные стили. В таблице 2 показаны преимущества и недостатки каждого из стилей.
Таблица 2 – Преимущества и недостатки каждого из стилей
Стиль |
Преимущества |
Недостатки |
Н-подобное дерево |
Сбалансированная структура Фиксированная трассировка (простое прокладывание шин) |
Cтрогий компоновочный план Фиксированная трассировка |
Выборочное дерево буферизации |
Распределенные усилители и питание Различный размер усилителей Максимальная гибкость |
Заказная разработка Трудно-регулируемый разброс задержек синхросигнала Близкие трассы более восприимчивы к помехам |
Привязанная к решетке |
Сокращение локальных разбросов задержек синхросигнала Распределенные усилители и питание Трассировка синхросигнала – это локальная проблема, а не глобальная Защищенность (помехоустойчивость) |
Выборочное размещение буферов Неэффективное использование площади кристалла |
Единая дорожка |
Простота |
Высокий разброс внутреннего падения напряжения Сильные источники помех Плохая масштабируемость |
Рассредоточенный |
Упрощает контроль внутреннего падения напряжения Распределенное питание и эффекты падения напряжения способствуют понижению помех Многосложность |
Сложность |
Рисунок 4 – Стили реализации разводки синхронизации
Цель верификации синхронизации состоит в устранении неопределенностей в поведении синхросигнала во время работы и обеспечение возможности для достижения максимальной полезности. Чем более предсказуемый ваш синхросигнал, тем больше уверенности в том, что он будет работать. Глубокие субмикронные процессы нуждаются в точных и надежных средствах и методах физической верификации.
Проблемы, которые увеличивают неуверенность:
Для того чтобы предсказуемость увеличилась, необходимо, увеличение возможностей ваших средств проектирования.
Ниже приводятся семь шагов проектирования синхронизации проекта и их составные части.
1 Проектирования/разработка (выбор) генератора синхросигнала. Выбор схемы генератора синхросигнала будет диктоваться используемыми защелками и триггерами. Выберете одно из двух:
2 Идентифицируйте источники синхросигнала: внешние, внутренние, PLL , или сканирование.
3 Оцените предлагаемые стили (реализацию) триггеров/защелок, принимая во внимание следующее:
4 Смоделируйте инверторы и буферы, принимая во внимание следующее:
Рисунок 5 – Все формирователи тактовых импульсов должны быть ориентированы одинаково, для упрощения процесса минимизации влияния длины пути.
5 Исследуйте соединения, принимая во внимание следующее:
6 Выберите топологию, принимая во внимание следующее:
7 Верифицируйте проект, принимая во внимание следующее:
Полная верификация синхронизации требует следующее:
Если вы не можете получить всё вышеперечисленное с помощью вашего средства разработки, то вам и не удастся проделать хорошую работу по гарантированию предсказуемости и успешности вашего проекта. Средства разводки и верификации от фирмы Cadence помогут вам достигнуть поставленных целей, улучшить предсказуемость рабочих характеристик синхронизации вашего проекта и максимизировать прибыльность вашей компании.
оригинальная статья: http://www.cadence.com/whitepapers/4107_ClockSignal_WP.pdf
Перевод выполнил магистрант ДонНТУ Бобровский К.В.
