(Christos P. Sotiriou)
Institute for Computer Science (ICS),
Foundation for Research and Technology - Hellas (FORTH)
АННОТАЦИЯ
Стандартная разработка асинхронных схем управления является комплексной, потому что потенциальные разработки должны быть проанализированы на наличие интенсивностей отказов (паразитных импульсов) [of hazards] и скачков переменной состояния (фазовой переменной), т.к. они могут вызвать неправильную работу схемы. Мы представляем инновационную технологию КМОП Прямого-Отображения для проектирования асинхронных интегральных микросхем, которая, определяет взаимно-однозначное соответствие между диаграммой состояний и созданием ИС на КМОП-транзисторах, устраняет необходимость в анализе скачков переменной состояния и наличия паразитных импульсов. Она предусматривает правильный, быстрый, multiple-input-change, нефундаментальный режим (nonfundamental mode) моделирования асинхронных схем управления, который реализовывается с помощью КМОП-техноллогий.
I ВВЕДЕНИЕ
Достижения в технологии СБИС, предоставляют серьезные запросы к разработке синхронных схем. Поддержка высокоэффективной тактовой синхронизации, потребляемая мощность и шумовое излучение - проблемы, которые увеличиваются с возрастанием тактовой частоты [1] [2].
Асинхронные схемы - потенциальное решение этих проблемы, поскольку они являются модульными, не требуют тактовой синхронизации, потребляют мощность только во время выполнения полезной работы и имеют низкое шумовое излучение. Трудность работы с асинхронными схемами и основная причина, доминирования синхронных схем, является сложность проектирования асинхронных.
Как правило, чтобы гарантировать правильное выполнение операций, когда разработана асинхронная схема управления типа AFSM (Асинхронный Конечный Автомат - Asynchronous Finite State Machine), она должна быть протестирована на наличие паразитных импульсов и скачков переменной состояния (фазовой переменной), под моделью задержек (under a delay model), определенной конструктором [3] понимается - delay-insensitive, speed-independent or quasi-delay insensitive.
После выполнения теста, возможно, нужно добавить дополнительные схемы (extra gates), для устранения комбинационных паразитных импульсов, должны быть идентифицированы критические пути, для устранения возможностей последовательных появлений паразитных импульсов, и новые фазовые переменные для устранения скачков. Кроме того, должно быть под контролем поведение оборудования (окружающей среды), т.е. его быстродействие и количество одновременно изменяемых входных сигналов. Большинство асинхронных схем нуждаются в single-input-change и фундаментальной операции режима. Первый подразумевает, что только одному входному сигналу позволено измениться перед изменением состояния схемы, тогда как последний подразумевает, что быстродействие оборудования должно быть меньше чем быстродействие схемы.
Эта статья представляет технологию КМОП Прямого-Отображения, - новую, универсальную технологию проектирования, которую мы разработали, чтобы реализовать AFSMs с помощью технологии КМОП ИС. Эта технология упрощает разработку асинхронных схем управления, т. к. это устраняет потребность в тестах на наличие интенсивностей отказов (паразитных импульсов) и скачков переменной состояния, и учитывает изменения многоканального входа и нефундаментальный режим операций.
II ПРЯМОЕ-ОТОБРАЖЕННЫЙ AFSM С ПОМОЩЬЮ КМОП-ТЕХНОЛОГИИ
Один специальный тип переменной состояния - "onehot" [4], задает сигнал переменной состояния для каждого состояния конечного автомата. Этот метод устраняет скачки между переменными состояния, т.к. он не кодирует состояния. Это также упрощает создание схемы, поскольку логическая схема, которая генерирует сигналы состояний, принимает регулярный вид.
Базируясь на one-hot методе кодирования, Холлар (Hollaar) предложил прямое создание one-hot асинхронных FSM, основанных на SR-триггерах [5]. Наше новшество является прямым внедрением в технологию КМОП микротранзисторов. Мы демонстрируем, как Прямое-Отображение AFSM может быть реализовано используя комплекс динамических КМОП ИС, поэтому представилась возможность проектировать меньшие, более простые и более быстрые схемы. Наша технология использовалась, для успешного проектирования многочисленных схем управления для разработки [6] асинхронного микропроцессора.
Прямое-Отображение AFSM может быть реализовано с помощью КМОП ИС, используя комплекс, динамических КМОП-схем как показано на рис. 1. Каждая такая схема соответствует состоянию в AFSM, следовательно the term state gates.
Схемы состояния состоят из одного или множества p-type pull-up схем, одного или множества p-type микротранзисторов, одной или множества pull-down схем, одного или множества n-type микротранзисторов и набора back to back инверторов, функционирует как запоминающий элемент, в вывод gate1.
Рисунок 1 - КМОП Прямое-Отображение состояний асинхронной схемы
Состояния FSM - групповые выходы таких схем. Когда выход схемы высокий или активный - тогда машина находится в таком состоянии. Обычно, только одно состояние активно в любое время, хотя возможны параллельные FSM пути, где множество состояний активны одновременно.
III РАЗРАБОТКА СХЕМЫ СОСТОЯНИЙ С ПОМОЩЬЮ КМОП-ТЕХНОЛОГИЙ
В схеме состояний, pull-down networks обнаруживают условия соответствующие входным состояниям, тогда как pull-up networks обнаруживают условия выхода. Pull-down и pull-up networks активизируются с помощью микротранзисторов. Электронные разрешающие микротранзисторы, на которые подаются сигналы с предыдущих состояний, активизируют электронную pull-down networks, чтобы разгрузить схему состояний и таким образом запускают соответствующее состояние. P-type микротранзисторы на которые подаются сигналы со следующих состояний, активируют p-type pull-up networks, чтобы завершить состояние. Количество n-type pull-down networks зависит от количества состояний, от которых состояние может быть активировано и количества p-type pull-up networks на количество состояний, которые сопровождаются текущим состоянием. Следовательно, логика активации и завершения состояний легко масштабируется.
В самом простом случае, электронная pull-down network будет соответствовать единственному n-type микротранзистору, поданному с сигналом что триггеры изменили состояние. Следовательно, сумма из двух n-types будет минимумом. Электронная pull-down network может быть более комплексна в зависимости от условия для перехода в состояние. Соответственно, для p-types, в самом простом случае есть единственное n-type pull-up network, которая в ее самом простом виде является коротким замыканием, то есть. просто подключает ввод инвертора к p-type разрешающему микротранзистору. N-type микротранзистор будет связан с инверсным выходом следующего состояния.
Когда, одно или более состояний предшествовало одному состоянию - то это состояния следования, т.е. есть один или более scale-of-two циклов в диаграмме состояний, чтобы гарантировать, что n -type и p-type части схемы никогда не ВКЛЮЧЕНЫ одновременно, необходимо ввести pull-up network,. Структура p-type network, в этом случае, должна быть такая же как n-type network следующего состояния, только с инвертированными вводами.
Относительное изменение числа, устанавливающего размеры p и n-type networks важно для устранения one-hot критических скачков. Должно быть обеспечено, чтобы текущие и предыдущие изменения пар состояний находились в порядке 10>11>01, т.е. следующее состояние должно быть введено прежде, чем текущее завершится. В этой реализации, следующее состояние введено его n-types, тогда как текущее состояние является завершающим его p-types. Для правильной работы, n-type разрешающий микротранзистор следующего состояния должен быть включен достаточно долго, до момента ввода следующего состояния. Этот n-type разрешающий микротранзистор будет выключен p-type-ми предыдущего состояния, как только сигнал переменной следующего состояния начинает расти. Для следующего состояния, которое будет введено, он должен оставаться включенным до момента переключения схемы состояний. Из этого следует, что p-type pull-up должно быть медленнее чем n-type pull-down. Это может быть достигнуто установкой размеров микротранзистора, установкой p-types меньшего отношения W/L по сравнению с p-types. На практике, p-types существенно медленнее чем n-types (приблизительно в четыре раза для рассмотренных процессов), нет необходимости в pull-up p-types, чтобы иметь различные размеры от n-types. Для случая больше чем двух состояний, с их переходными потребностями одновременного выполненная, будет выполнена правильная операция, если времена задержки схем состояния и их соединений относительно равны.
IV ОТОБРАЖЕНИЙ ГРАФА СОСТОЯНИЙ КМОП-СТРУКТУРНОЙ СХЕМЫ
В результате прямого кодирования (представление каждого состояния конечного автомата с помощью одного своего триггера; в каждый конкретный момент времени, активным (hot) может быть только один триггер состояния), прямое-отображение AFSM является модульным, то есть может быть создано как связное множество AFSM сегментов. На Рисунке 2 показано, как различные части AFSM могут быть транслированы на прямо-отображенное создание.
Рисунок 2 - Отображение частей FSM графа состояний ИС, созданной на КМОП-транзисторах
На Рисунке 2 (a) показано, как может быть изображена часть графа состояний. Первое состояние is left, когда следующее введено. На Рисунке 2 (a), когда состояние s3 введено, состояние s2 является левосторонним. Это достигнуто с помощью p-type микротранзистора комплексной схемы s2. Это возможно только для двух входов, чтобы прибыть вовремя без неисправностей схемы, следует, учитывать Multiple-Input-Change, нефундаментальной nonfundamental mode operation.
На рисунке 2 (b) показано, как может быть изображен цикл в графе состояний. Ввод z отложит машину в состояние s1. Если все три входа, которые образовывают цикл, одновременно высоки, то машина колеблется между тремя состояниями. Поскольку этот режим - обычно неприемлем для интерфейса FSM, должно быть гарантированно, что не менее чем два входа являются взаимоисключающимися.
На рисунке 2 (c) показано, как осуществлен параллельный путь в графе состояний, т.е. случай, где состояние имеет множество возможных приемников. Состояния s2, и s3, в этом примере, могут быть введены от состояния s1, вывод от состояния s1 подан к обоим из этих состояний. В случае параллельных путей в графе состояний входы, которые ведут FSM в ответвленные пути, должны быть взаимоисключающими, или что их значение должно являться исчерпывающим перед достижением ответвления состояний, это должно обеспечиваться окружающей средой. Последнее уместно в том случае, когда один вход - инверсия другого, для того, чтобы избежать последовательных интенсивных паразитных импульсов.
На рисунке 2 (d) показано, как два параллельных пути в графе состояний могут быть объеденены назад в один. Поскольку состояние s3 - то, где эти два пути объединяются и следовательно s1, и s2 - оба состояния предшественники s3, это требует двух pull-down networks. По той же самой причине, p-types состояний s1 и s2 будут поданы инверсии состояния s3.
Двойные Циклы
Как было упомянуто, для правильного осуществления двойного цикла, p-type схема должна быть сделана более комплексной чем единственный pull-up микротранзистор.
Рисунок 3 - Осуществление двойных циклов
На рисуноке 3 (a) показано, создание двойного цикла с единственными p-type микротранзисторами, которые используются для покидания состояний AFSM. Эта схема не будет функционировать должным образом, поскольку n и p-types состояния s2 будут включены одновременно, т.к. FSM вводит состояние s2 из s1. Это происходит, потому что состояние s2 является и следующим после s1 элементом и предыдущим.
Для правильного осуществления двойных циклов, уход от состояний, принадлежащих двойному циклу (s1, и s2 в этом примере) должен быть чувствительным ко входам, которые вызывают перемещение. Это показано на рисунке 3 (b), где добавлен ряд p-types, для достижения этого.
В общем случае, где 2 состояния m и n из двойного цикла и n следующее после m, p-type схема состояния m, должна быть идентична n-type pulldown состояния n. Если больше чем один двойной цикл присутствует между состоянием m и его последующими элементами, то m будет иметь множественные комплексные p-type networks.
V СРАВНЕНИЕ С ДРУГИМИ ПОДХОДАМИ
В этом разделе сравниваются производительность и размер цепей примера реализации схемы, используя другие подходы разработки сравниваются с методом Прямого Отображения AFSM. Цепи рассматриваемых примеров - полу- и полностью- разомкнутые контроллеры фиксатора с четырьмя фазами [7] и Sbufsend-ctl - конечный автомат, который был одной из цепей управления микросхемы [8]. Цепи управления фиксатора повсеместно используются в конвейерных разработках, так что их параметры являются критическими. Цепь управления Sbuf-send-ctl - пример изготовления структуры чипа.
Все цепи моделировались на транзисторном уровне в HSPICE для 0.8μm, 0.35μm и 0.18μm технологий. Моделирующие схемы транзистора были получены из [9].
A Цепи контроллера фиксатора
Контроллер фиксатора - часть управления асинхронным конвейером процедуры проверки установления связи. Контроллер фиксатора, является полностью разомкнутым, когда входные и выходные проверки установления связи независимы друг от друга. Если, с другой стороны, продвижение входного установления связи зависит от продвижения установления связи вывода и наоборот, то контроллер фиксатора будет полуразомкнутым.
В Таблице 1 показаны рабочие характеристики и размер осуществления схемы (в количестве микротранзисторов) полу и полностью- разомкнутых контроллеров фиксатора, описанных в [7] с использованием Графа Переходов Сигнала (STG) - метод проектирования схем [10] и метода прямого-отображения AFSMs. В качестве рабочих характеристик измерялись времена задержки сигналов установления связи разомкнутых контроллеров фиксатора, то есть без буфера и регистра данных.
Столбец "STG", показывает времена задержки реализованной схемы, используя технологию Графа Переходов Сигнала. Столбец "DM", показывает времена задержки реализованной схемы, используя Технологию Прямого-Отображения.
Reqin ↑ → Ackout ↓ (сдвиг) задержки, т.е. время, которое требуется для установления связи вывода, для завершения инициирования входного установления связи - время задержки цикла фиксатора. Таблица 1 показывает, что для полуразомкнутой схемы контроллера фиксатора, Технология Прямого-Отображения, в среднем, на 10% быстрее чем STG и несет стоимость 6 микротранзисторов. С другой стороны, для полностью-разомкнутого контроллера фиксатора Технология Прямого-Отображения значительно более быстра (в более чем 50 %) и требует такого же количества микротранзисторов.
Таблица 1 - Сравнение Цепи Контроллера Фиксатора
Полуразомкнутый контроллер фиксатора
Полностью разомкнутый контроллер фиксатора
B Пример сравнения с Монопольным Режимом FSM
В Таблице 2 показаны рабочие характеристики и размер схемы Sbuf-send-ctl FSM осуществленой используя Технологию Монопольного Режима AFSM и создания и той же самой схемы, используя технологию Прямого-Отображения AFSMs. При проектирование интегральных микросхем с использованием Монопольного Режима AFSM было сгенерировано и оптимизировало использование средство создания MEAT AFSM. Под производительностью понимается, время, которое требуется Sbuf-send-ctl схеме, чтобы выполнить единственную передачу данных и длительность цикла, то есть время для множественных передач данных.
Столбец "BM-FSM", показывает производительность реализации схемы, используя технологию Монопольного Режима FSM. Столбец "DM", показывает производительность реализации схемы, используя технологию Прямого-Отображения.
Таблица 2 - Sbuf-send-ctl AFSM сравнение
Sbuf-send-ctl AFSM
Таблица 2 показывает, что для реализации Sbuf-send-ctl схемы технология Прямого-Отображения опять быстрее, на приблизительно 10 %. Размер схемы, почти такой же, с использованием Прямого-Отображения размер схемы является больше 4х микротранзисторов.
VI ЗАКЛЮЧЕНИЕ
Эта статья представляет технологию Прямого-Отображения для разработки AFSM, использующих технологию КМОП ИС. Подход Прямого-Отображения синтезирует правильные, быстродействующие, асинхронные цепи управления без потребности анализирования технических требования схемы, для вывода задаваемой фазовой переменной. Он позволяет multiple-input-change, нефундаментальный режим асинхронной операции.
Результаты представленные для трех показанных примеров показывают, что хотя Прямое-Отображение AFSMs требуют большего количества фазовых переменных, это не обязательно подразумевает больший размер схемы по сравнению с другими подходами. Полученные результаты, полученные для этих же трех примеров, показали, что производительность технологии Прямого-Отображения AFSM лучше. Для двух из этих трех примеров (полуразомкнутого контроллера фиксатора и Sbuf-send-ctl схемы) прирост производительности является ? <10 %, тогда как для контроллера фиксатора полностью разомкнутого, средняя разность производительностей составляет более чем 50 %. Следовательно, можно заключить, что, не только для этих примеров, несмотря на простоту, с помощью технологии Прямого-Отображения, можно потенциально увеличить производительность.
К его простоте и регулярной природе технологии Прямого-Отображения, можно добавить то, что ее возможно легко автоматизировать для того, чтобы микротранзистор netlists мог быть правильно сгенерирован, согласно техническим требованиям схемы. Также можно добавить Встроенную Самопроверку.
Технология КМОП Прямого-Отображения использовалась, для успешного конструирования многочисленных цепей управления для разработки асинхронного микропроцессора [6].
VII БЛАГОДАРНОСТИ
Автор хотел бы поблагодарить Роланда Н. Иббетта (Roland N. Ibbett) за его поддержку на протяжении всего этого исследования, Манолиса Г. Х. Катевениса (Manolis G. H. Katevenis) за его помощь и EPSRC за предоставленную возможность этого исследования.
ССЫЛКИ
[1] D. Matzke, "Will Physical Scalability Sabotage Performance Gains ?," IEEE Computer, Sept. 1997.
[2] M. J. Flynn, P. Hung, and K. W. Rudd, "Deep-Submicron Microprocessor Design Issues," IEEEMicro, vol. 19, No. 4, pp. 11-22, 1999.
[3] A. J. Martin, "The Limitations to Delay-Insensitivity in Asynchronous Circuits," in Advanced Research in VLSI, MIT Press, 1990.
[4] S. H. Unger, Asynchronous Sequential Switching Circuits. Department of Electrical Engineering, Columbia University: Wiley Interscience, 1969.
[5] L. A. Hollaar, "Direct Implementation of Asynchronous Control Units," IEEE Transactions on Computers, Vol. C-31, No. 12, December 1982.
[6] C. P. Sotiriou, Design of an Asynchronous Processor. PhD thesis, Institute for Computing Systems Architecture,
Division of Informatics, University of Edinburgh, 2001.
[7] S. B. Furber and P. Day, "Four-Phase Micropipeline Latch Control Circuits," IEEE Transactions on VLSI Systems, vol. 4, pp. 247-253, June 1996.
[8] A. Davis, B. Coates, and K. Stevens, "Automatic Synthesis of Fast Compact Asynchronous Circuits," in Asynchronous Design Methodologies (S. Furber and M. Edwards, eds.), vol. A-28 of IFIP Transactions, Elsevier Science Publishers, 1993.
[9] S. Palacharla, N. P. Jouppi, and J. E. Smith, "Quantifying the Complexity of Superscalar Processors," technical report TR-96-1328, University of Wisconsin-Madison, Nov. 1996.
[10] T. A. Chu, "Synthesis of Self-Timed VLSI Circuits from Graph-Theoretic Specifications," Tech. Rep.
MIT/LCS/TR-393, Massachusetts Institute of Technology, June 1987.
