| Автореферат | Биография | Ссылки | Отчет по поиску | Индивидуальное задание |
|
Параллельное моделирование неисправностей МОП-структур
Рассматриваются преобразования структур данных для исправной МОП-схемы, которые позволяют моделирование основных неисправностей МОП-схем Известно , что применение моделирования на вентильном уровне. имеет значительные трудности при моделировании неисправностей устройств, изготовленных по МОП-технологиям [1-4]. Анализ причин дефектов схем, выполненых по МОП технологии, показывает, что большая их часть может моделироваться неисправностями типа "устойчивый обрыв транзистора" (SOP) и "устойчивое замыкание транзистора" (SON). Первые переводят схему из класса комбинационных в класс последовательностных, вторые обуславливают выходные неустойчивые сигналы. В обзоре [1] указывается, что процент реальных физических дефектов, которые покрываются этими модельными неисправностями, не менее 75%. Имеются данные, что тесты построенные для обнаружения константных неисправностей, не проверяют около 10-15% реальных дефектов МОП-стуктур. Переключательные модели являются наиболее известным способом учета особенностей МОП-технологий. Они позволяют ввести единый способ моделирования основных типов неисправностей. Переключательные модели описывают поведение схемы, используя при этом следующие основные электронные компоненты, как p-МОП-транзистор, n-МОП-транзистор, нагрузочный транзистор, проводник, логический конденсатор или емкость . В статье описываются преобразования структур данных для исправной МОП-схемы, благодаря которым моделирование основных неисправностей МОП-схем, соответствующих конкретным физическим дефектам при их изготовлении, сводится к моделированию ассоциированного исправного устройства. Переход на переключательный уровень Необходимо отметить, что так как вентильное представление является базовым на этапе логического моделирования, неотьемлемой частью систем моделирования на переключательном уровне является программа экспандера (расширителя), которая осуществляет переход от вентильного представления устройства к его переключательной модели. Основные вентильные примитивы, т.е. элементы инвертора, n-входовые элементы ИЛИ-НЕ (n не больше 8) и т.п., имеют конкретные реализации при различных вариантах их производства по МОП-технологиям .Эти реализации составляют библиотеку, используемую при моделировании неисправностей на переключательном уровне в системе ИКСМ [6]. Пример реализации инвертора представлен на рис.1. Моделирование исправного устройства. Параллельное моделирование исправного устройства, которое позволяет успешно использовать методологию [5] изложено в работах [2-4 ]. Напомним, что процесс моделирования представлен итерационным решением системы псевдобулевых уравнений вида Xn+1=MÄ F(Xn)), где . Xn -значение многозначного узла в схеме в n-итерации. Считаем, что M-операция выбора максимального значения из значений сигналов разветвлений узла, F-система булевых уравнений, вид которых зависит от алфавита моделирования и базовых компонентов составляющих устройство, Ä -операция суперпозиции. Значение X есть двойка (G, H), где GÎ (0, 1, X, Z), HÎ (D, W, SC, C)-соответственно значения логического значения состояния сигнала и его логической силы, которые можно интерпретировать, как напряжение и сила тока. Упорядочение сигналов ,необходимое для выполнения операции M, представлено на решетке сигналов на рис. . [7]Здесь используется наиболее известный алфавит многозначных сигналов, для которых состояния сигналов обозначаются через 0, 1, X, Z а четыре возможных силы обозначены как D (управляемые), W (слабые), SC сверхзарядные) и C (зарядные). Линии на рис.1. соответствуют операции суммирования, т.е для двух сигналов на рис. . их сумма является сигналом который является наименьшей верхней гранью множества из этих элементов. К примеру W0\/ W1=WX, C1\/W0=W0.Примем следующую кодировку сигналов Z=(Z ,Z ), где Z =(0,0,0,0) и Z=(0,0,0), D=(1,0,0,0),W=(0,1,0,0), SC=(0,0,1,0),C=(0,0,0,1), X=(1,0,0),1=(0,1,0) и 0=(0,0,1). Для кодирования типов элементов схемы (транзисторы, резисторы) используем булев вектор T=(T1 ,T2 ). Собственно n-МОП (p-МОП) транзистор будет кодировать T1 =1,T1 =1(T2 =0), а тип нагрузочного транзистора (заменяет резистор в схемах МОП- технологии) через T1 =0.Согласно [2 ]. считая значение в любом узле X =(G, H), G=( XG1, XG2, XG3 ), H=( XH1 , XH2 ,XH3 ,XH4) получим следующую систему уравнений:XG1 =G1 T1 K \/ G1` T1 XG2 =G2 T1 K \/ G2 ` T1 XG3 =G3 T1 K \/ G3 ` T1 XH1 =T1 H1 K XH2 =T1 H2 K \/ ` T1 H1 \/ ` T1 H2` H1 XH3 =T1 H3 K \/ ` T1 H3 ` H1 XH4=T1H4K\/` T1H4` H1 , (3) где Å -операция "исключающее ИЛИ" и ` K=(R2 Å T2).Эти уравнения применимы для ПКМОП-структур и МОП-структур с нагрузочными транзисторами, работающими в режиме обогащения. Аналогичные уравнения могут быть выведены для МОП-структур с нагрузочными транзисторами, работающими в режиме обеднения. Так как при подаче положительного потенциала относительно истока по его каналу начинает течь ток, даже если потенциал на затворе равен 0 относительно истока, считаем , что вне зависимости от значения сигнала на затворе происходит ослабление сигнала при его передаче. Поэтому на основании таблицы истинности работы нагрузочного транзистора в режиме обеднения для выбранного алфавита можем получить уравнения: XG1 =G1 T1 K \/ G1 D XG2 =G2 T1 K \/ G2 D XG3 =G3 T1 K \/ G3 D XH1 =T1 H1 K XH2 =T1 H2 K \/ D H1 XH3=T1 H3 K \/ D H2 XH4= T1 H4 K \/ D H3 , (4) Здесь D=` T1 ` T2 указывает тип элемента, т.е. нагрузочный транзистор, работающий в режиме обеднения.Необходимо подчеркнуть, важность двойного описания связей транзисторов согласно структурам данных в [2-4] для отражения двунаправленности сигналов и применения принципа выбора максимального по мощности сигнала в узле устройства.Приведенные системы булевых уравнений позволяют использовать параллельные вычисления при их решении самым широким образом, так как являются идеальным обьектом для этого. Преобразования МОП-структур На рис . 2 представлены транзисторы, добавляемые в исправную МОП-схему для моделирования неисправностей различных типов. Их затворы являются дополнительными внешними входами устройства, определяющими наличие или активность конкретной неисправности. Структуру МОП-схемы определяют массивы Q1, Q2, Q3, T. Поэтому для моделирования этих неисправностей необходимо модифицировать определенным образом для каждого вида неисправности массивы Q1, Q2, Q3, T.Эта модификация производится в два шага . Первый шаг состоит в добавлении в массивы Q1, Q2, Q3, T информации о новом внешнем входе устройства, соответствующем управляющему входу неисправности (затвору дополнительного транзистора). Этот шаг является общим для всех типов неисправностей. Второй шаг является уникальным для каждого типа неисправности.Процедура добавления внешнего входа (выхода) в МОП-схему .Считаем , что размерность массивов Q1, Q2, Q3, T равна N. При добавлении нового внешнего входа (выхода) во внутренний узел устройства n необходимо:а) . Если новый внешний выход, добавить в конец массивов Q1, Q2, Q3, T по два элемента: в Q1 – число N+1, N+1, в Q2 – 1, 2, в Q3 – N+1, n.б). Если новый внешний вход, добавить в конец Q1 – N+1, в Q2 – число 2, в Q3 -N+1. Добавить элемент в зону узла n: в Q1 – n, в Q2 – 2, в Q3 – N+1.
1.1. Выполнить процедуру добавления нового внешнего входа. 1.2. Вставить в массивы Q1, Q2, Q2, T справа или слева для любого элемента с номером, таким что Q1[k]=n следующие данные. в Q1 – вставляем число n, в Q2 – число 2, в Q3 – 1(2) в соответствии с неисправностью º 0 или º 1.
Считаем , что исток и сток рассматриваемого транзистора имеют соответственно номера n и m.2.1. Выполнить процедуру добавления нового внешнего входа. 2.2. Вставить в массивы Q1, Q2, Q3, T справа и слева для любого элемента с номером k, таким что Q1[k]=n(m) следующие данные. а) в Q1 вставляем n(m);б) в Q2 вставляем N+1(N+1);в) в Q3 вставляем m(n);г) в T1 и T2 – 1(1).
3.1.Выполнить процедуру добавления нового внешнего входа .3.2.Заменить в массивах Q1, Q2, Q3, T для элементов с номером k, таким, что Q2(k)=t, Q1[k]=n значения Q1[k]=n, Q2[k]=N+1, Q3[k]=N+2.3.3.Добавить в конец Q1 – N+2, в конец Q2 – t, в Q3 – l.Исходной и конечный вид узла представлен на рис.3.
4.1.Выполнить процедуру добавления нового внешнего входа .4.2.Добавить в Q1, Q2, Q3, T справа или слева для любого элемента с номером k, такого что Q1[k]=n(m) соответственно в Q1 – n(m), в Q2 – N+1(N+1), в Q3 – m(n) в T1 и T2 (1).Исходной и конечный вид узла представлен на рис.4.
Для внутренних узлов инжекция неисправности сводится к процедуре 3, т.е. к инжекции обрыва транзистора в узле n. Пример расчета. Рассмотрим классический пример учета превращения комбинационной схемы вентиля И-НЕ при неисправности обрыв транзистора Т2 в последовательностную схему [1]. Описание вентиля на переключательном уровне приводится в столбце 1 таблицы 1, описание схемы с внесенной неисправностью в столбце 2 таблицы 1.Соответствующие схемы представлены на рис.5 и 6 . Моделирование исправной схемы на наборах (D1 D1 D0) и (D1 D0 D0) дает результаты . (D0 D1 D1 D1 D0 D0) и (D0 D1 D1 D0 D1 D1). Полные результаты моделирования схемы с неисправностью приведены в таблице 2. Имеем на втором наборе входных сигналов, что значения узлов 1, 2, 3, 4, 5, 6, 7, 8 ,определяемые значениями вектора X=(D0, D1, D1, D0, D0, C0, C0, D1) отличаются от значений исправной схемы в узле 6 (номер 7 в неисправной) (D0 D1 D1 D0 D1 D1). Здесь мы видим, что значение 0 с силой C не равно значению D1 в исправной схеме . Таким образом при быстром измерении значения напряжения в этом узле мы будем определять эту неисправность. В заключение укажем, что реализация структурных пребразований с использованием экспандера является составной часть системы ИКСМ .
 Рис . 1. а)Вентиль инвертора б). ПКМОП-инвертор в). n-МОП-реализация Рис.5.а)Вентиль И-НЕ б) ПКМОП-вентиль И-НЕ. Таблица 1
 Рис. 2.Добавочные транзисторы для моделирования а) 0-неисправности; б) 1-неисправности; в) обрыва транзистора; г) замыкания сток-исток; д) замыкания линий; е) разрыва линии.
|
| Автореферат | Электронная библиотека | Ссылки | Отчет по поиску | Биография |