Системы на кристалле компании Maxim для счетчиков электроэнергии и систем мониторинга
Источник http://www.kit-e.ruЦель этой статьи — познакомить читателя с функциональными особенностями архитектуры интегральных микросхем (ИС), предназначенных для построения интеллектуальных счетчиков электроэнергии и систем ее мониторинга, а также с новыми возможностями изделий для счетчиков электроэнергии 4-го поколения (71M654x). Расширяемая вычислительная платформа Pele — новая архитектура компании Xilinx
Совершенствование программируемых логических интегральных схем (ПЛИС) позволило достичь невероятного уровня производительности, гибкости и масштабируемости встраиваемых систем, что дало возможность компании Xilinx приступить к созданию новой архитектуры расширяемой вычислительной платформы с кодовым названием Pele (Extensible Processing Platform, или EPP Pele). В ее основе — совмещение в одном кристалле двухъядерного процессора ARM Cortex-A9 и перспективных ПЛИС Xilinx 7-го поколения, выполненных по технологическому процессу 28 нм. Архитектура EPP Pele открывает широкие возможности для создания электронных изделий с оптимальным соотношением аппаратных и программных средств, необходимых для реализации заданных функций, и при минимальном энергопотреблении и стоимости. Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite
В одиннадцатой части статьи завершается изучение шаблонов VHDL-описаний 2-портовых ОЗУ, реализуемых на основе ресурсов блочной памяти Block RAM кристаллов программируемой логики семейства Spartan-3. Рассмотрены также образцы описания различных вариантов конфигурирования модуля блочной памяти ПЛИС указанного семейства в виде элемента 1-портового ОЗУ. Здесь же приведена подробная информация о шаблонах описаний элементов распределенной оперативной памяти. Процесс разработки и отладки проекта под семейство ПЛИС SmartFusion
В начале 2010 года корпорация Actel выпустила на рынок новое и единственное в своем роде семейство ПЛИС SmartFusion, которое стало логическим продолжением и дополнением предыдущего семейства ПЛИС Fusion c интегрированной аналого-цифровой частью. Программно-аппаратный модуль для разработки проектов на ПЛИС
Компания Altium дополнила свое семейство макетных плат NanoBoard новой платой, обеспечивающей быструю разработку прототипов электронных устройств на базе Field-Programmable Gate Array (FPGA). Новая плата NanoBoard 3000 является программируемой средой разработки. Помимо аппаратных и программных средств, к плате относятся программные продукты (Intellectual Property, IP), не требующие приобретения отдельной лицензии, и специальная лицензия Soft Design на модуль программного проектирования Altium Designer. Таким образом, пользователь получает все необходимое для быстрой разработки прототипа на FPGA. Отпадает необходимость поиска в Интернете драйверов, периферийных функций и другого программного обеспечения, а также не нужно выполнять кропотливую работу по добавлению этих элементов к функционирующей конструкции. Особенности архитектуры нового поколения ПЛИС с архитектурой FPGA фирмы Xilinx
В текущем году фирма Xilinx приступила к серийному выпуску последних семейств ПЛИС, относящихся к сериям Virtex-6 и Spartan-6, информация о которых была представлена в [1–3]. Вместе с тем, подтверждая статус ведущего производителя кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array), фирма Xilinx сообщила о разработке нового поколения ПЛИС, производство которых должно начаться в следующем, 2011 году. Цель этой статьи — ознакомление разработчиков с наиболее существенными особенностями, основными характеристиками и составом новых серий ПЛИС. Новые возможности САПР Xilinx версии 12.3
Анонс FPGA серии 7, состоявшийся в 2010 году, вызвал большой интерес среди российских разработчиков цифровых систем. С учетом того, что в настоящее время известны только предварительные сроки начала выпуска серийных изделий этого типа, необходимо определить перспективы деятельности на 2011 год и спланировать порядок перехода на новые семейства. В статье рассматриваются особенности САПР ISE версии 12.3, которая не предоставляет возможности разработки с использованием FPGA серии 7, однако открывает доступ к ряду алгоритмов и инструментов разработки, актуальных как для существующих ПЛИС, так и для семейств, планируемых к выпуску. Как спроектировать источник питания для FPGA за несколько минут
Статья посвящена новой системе проектирования WEBENCH FPGA Power Architect, которую компания National Semiconductor предлагает в помощь разработчикам источников питания для программируемых логических интегральных схем FPGA. Приведен пример проектирования источника питания для FPGA фирмы Altera. Инструменты автоматизации процессов моделирования и конфигурирования ПЛИС в САПР ISE
Рост логических объемов современных FPGA влечет за собой необходимость более эффективной организации труда разработчиков. Это касается, например, моделирования и верификации проектов путем запуска комплексных тестов, получающих данные от сторонних программ и имеющих встроенные средства контроля правильности своего исполнения. Кроме того, возрастание сложности инструментов проектирования влечет за собой необходимость проверки различных вариантов их настройки для получения наилучших характеристик проекта. В статье рассматриваются подходы к разработке моделей, использующих тестовые последовательности, задаваемые в отдельных файлах, и возможности языка Tcl для создания текстовых сценариев, автоматизирующих запуск отдельных процессов САПР ISE с различными настройками для получения оптимальной конфигурации. Сочетание этих приемов проектирования позволяет в конечном итоге добиться большой степени автоматизации работы с САПР ISE. Динамическое программирование аналоговых схем Anadigm управляющим методом
В статье описаны этапы создания конфигурационных данных для динамического программирования аналоговых интегральных схем (ПАИС) Anadigm управляющим методом. Метод основан на использовании предварительно откомпилированных конфигураций с заранее известными параметрами. Synopsys Design Constraint — язык задания временных ограничений на примере Altera TimeQuest. Часть 4 В предыдущих частях статьи мы рассмотрели все аспекты задания временных ограничений для проектов: задание частот, их соотношений, портов ввода/вывода. Но информация о временных ограничениях будет не полной без рассмотрения так называемых исключений временных ограничений.