Родился 13 декабря 1976 года в г.Донецке. Здесь же закончил среднюю школу, училище по специальности повар-кондитер и поступил в Донецкий Национальный Технический Университет на специальность ВТ. Учиться любил и люблю, поэтому время в университете пролетело незаметно.

Весной 2002 года проходил тестирование, проводимое фирмой Aldec Inc., в результате которого был отобран для прохождения стажировки в филиале дочерней фирмы этой компании - Alatek. Этот филиал находится в замечательном городе Краков, история которого тесно связана со всей историей Польши. Работая в команде настоящих профессионалов, я получил как и значительные знания в области FPGA/ASIC технологий, так и научился работать коллективно как одно целое.

Проходя стажировку и преддипломную практику (7 месяцев), я изучил и закрепил знания по языкам HDL-программирования таким как Verilog и VHDL. Изучил все тонкости создания проектов описывающих устройства на этих языках, для дальнейшего их синтеза, имплементации и прошивки в FPGA чип. Научился работать с такими ОС как Linux и Unix. Выучил язык скриптов Tcl/Tk, который сейчас широко применяется во всем мире в САПР программах. А главное познакомился и научился работать с ноу-хау этой компании - HES (Hardware Embedded Simulation), акселератором моделирования проектов.

Дальнейшие мои планы после окончания обучения, связаны с работой в этой компании. А дальнейшее будущее мировых высоких технологий, как мне кажется, связаны с широким использованием FPGA технологий, которые позволяют проектировать и тут же на рабочем месте, не используя сложных технологических процессов, внедрять свой проект в жизнь.