Министерство общего и профессионального образования

Российской Федерации

Уральский государственный технический университет

СЕКЦИОНИРОВАННЫЙ МИКРОПРОЦЕССОРНЫЙ КОМПЛЕКТ К1804.

ОСНОВЫ МИКРОПРОГРАММИРОВАНИЯ

Методические указания к лабораторной работе №10

на микротренажере МТ 1804

по курсу “Микропроцессоры и ЭВМ в неразрушающем контроле”

для студентов дневной формы обучения специальности

19.0200 - Приборы и методы контроля качества и диагностики

Екатеринбург

1998

УДК 681.322 + 325.5

Составители: В. Г. Исаков, А.А. Кожанец

Научный редактор проф., д-р техн.наук В.С. Кортов

СЕКЦИОНИРОВАННЫЙ МИКРОПРОЦЕССОРНЫЙ КОМПЛЕКТ К1804.

ОСНОВЫ ПРОГРАММИРОВАНИЯ : Методические указания к лабораторной работе №10 по курсу “Микропроцессоры и ЭВМ в неразрушающем контроле” /В.Г. Исаков , А.А. Кожанец.

Екатеринбург : УГТУ, 1998. 21 с.

Рассматриваются порядок работы с микротренажером МТ 1804, система команд, запись и выполнение простых программ, загрузка и чтение РОН, выполнение арифметических операций.

Библиогр. 7 назв. Рис. 7. Табл. 21. Прил. 1.

Подготовлено кафедрой “Физические методы и приборы контроля качества”

Ó Уральский государственный

технический университет, 1998.

Микротренажер МТ 1804 предназначен для приобретения навыков микропрограммирования процессов, на основе МПК 1804. Специфические особенности микротренажера обусловлены необходимостью ведения отладки микропрограммы и стремлением создать сравнительно недорогое устройство.

На одной плате микротренажера расположены микропроцессорная секция (МПС) К1804ВС1, устройство управления адресом микрокоманды (МК) К1804ВУ1, 8 регистров К1804ИР1, выполняющих функции 32-х разрядного регистра МК, ОЗУ на 16*32-х разрядных слов.

Оперативная память программируется вручную при помощи набора тумблеров. Контроль за программированием и модификацией данных в рабочем режиме осуществляется с помощью набора светодиодов.

Структура устройства приведена на рис.1. В ней можно выделить две основные части: операционный автомат (ОА) и управляющий автомат (УА). Основу ОА составляет одна микропроцессорная секция К1804ВС1. ОА предназначен для выполнения арифметических, логических и сдвиговых микроопераций. В процессе выполнения операций ОА вырабатывает сигналы логических условий, которые поступают в УА и используются для организации разветвлений в микропрограмме работы устройства. Состав микроопераций, выполняемых в ОА в каждом такте машинного времени, задается УА. В состав УА входят:

• микропрограммная память (ОЗУ);
• регистр микрокоманды (регистр МК);
• схема формирования адреса следующей микрокоманды (СФАСМ);
• регистр состояния;
• коммутатор входных данных.

В состав ОА дополнительно включены коммутатор сдвига и регистр результата. С помощью коммутатора выполняются дополнительные сдвиговые операции, нереализуемые МПС самостоятельно.

Для работы с микротренажером применяются 32-х разрядные микрокоманды , причем любая программа может содержать не более 16 микрокоманд (МК).

МК задается с помощью переключателей “мультиплексор” и “данные”, при этом положение микропереключателей “адрес” определяет адрес данной МК . Формат применяемых МК представлен в табл. 2.1.

Формат микрокоманды Таблица 2.1

Функции АЛУ Таблица.2.2

Источники операндов Таблица. 2.3

Зависимость сдвиговых операций от кода МК Таблица. 2.4

Зависимость приемника результата от кода МК Таблица. 2.5

Выборка адреса следующей МК Таблица. 2.6

где F3, OVR, C4 - флаги состояния АЛУ, т. е. признак результата, которым является “логическая 1” на флаговых выходах К1804ВС1:

F3- флаг знакового разряда;

OVR-флаг переполнения;

C4-флаг выходного переноса.

Тип индуцируемых данных Таблица. 2.7

Загрузка микрокоманд в микропрограммную память (МПП).

Для отладки микропрограмм с помощью тренажера необходимо:

1. Загрузить микропрограмму в МПП.

2. Исполнить микропрограмму в шаговом режиме с контролем промежуточных результатов.

3. Исполнить микропрограмму в автоматическом режиме (по необходимости).

При обнаружении ошибок производиться перезагрузка (корректировка) микрокоманд.

При работе с тренажером ввод каждой микрокоманды в ячейку МПП осуществляется последовательно по 4 разряда (по тетрадно) с помощью переключателей “АДРЕС”, “МУЛЬТИПЛЕКСОР”, “ДАННЫЕ”, расположенных на передней панели тренажера.

Переключатель “АДРЕС” используется для задания адреса ячейки МПП. Переключатель “МУЛЬТИПЛЕКСОР” - для задания номера тетрады, а переключатель “ДАННЫЕ” - для задания содержимого тетрады.

Порядок загрузки микрокоманд в МПП:

1. Переключатель “ЗАГРУЗКА/РАБОТА” установить в положение “ЗАГРУЗКА”.
2. Переключателем “АДРЕС” набрать нужный адрес ячейки.
3. Переключателем “МУЛЬТИПЛЕКСОР” установить номер тетрады.
4. Переключателем “ДАННЫЕ” набрать необходимый код данных для записи в выбранную тетраду.
5. Нажав кнопку “ЗАГРУЗКА”, произвести запись.
6. По индикатору “ПАМЯТЬ” проверить правильность записываемой информации.

Пункты 2 - 6 повторить восемь раз для записи всех тетрад микрокоманды.

Порядок выполнения микропрограммы в шаговом режиме:

1. Переключатель “ЗАГРУЗКА/РАБОТА” установить в положение “ЗАГРУЗКА”.

1. Переключатель “ШАГ/АВТОМАТ”, расположенный на левой панели тренажера, установить в положение “ШАГ”.
1. Переключателем “АДРЕС” установить начальный адрес микрокоманды.
2. Нажать кнопку “ПУСК”. Этими действиями осуществляется начальная установка (инициализация), в регистр микрокоманды вводится микрокоманда, соответствующая начальному адресу микропрограммы.
3. Переключатель “ЗАГРУЗКА/РАБОТА” перевести в положение “РАБОТА”. При этом выполняется первая микрокоманда.
4. Для выполнения каждой последующей микрокоманды необходимо однократное нажатие кнопки “ПУСК”.

Для выполнения микропрограммы в автоматическом режиме необходимо повторить действия с 1 по 5, необходимые для организации работы в шаговом режиме, а затем перевести переключатель “ШАГ/АВТОМАТ” в положение “АВТОМАТ”.

Контроль состояния устройства после выполнения каждой микрокоманды можно вести по индикаторам:

• “АДРЕС” (4р) - адрес следующей микрокоманды;
• “ПАМЯТЬ” (32р) - содержимое следующей микрокоманды;
• “МИКРОКОМАНДА” (4р) - содержимое одной тетрады текущей микрокоманды. Номер тетрады задается с помощью переключателя “МУЛЬТИПЛЕКСОР”;
• “ДАННЫЕ” (4р) - тип индицируемых данных задается с помощью переключателя “МУЛЬТИПЛЕКСОР” в соответствии с табл. 2.7.

ОЗНАКОМЛЕНИЕ С РАБОТОЙ УЧЕБНОГО МИКРОТРЕНАЖЕРА МК1804.

ЗАПИСЬ И ВЫПОЛНЕНИЕ ПРОСТЫХ ПРОГРАММ

Цель работы: изучение функциональных клавиш микротренажера, операции загрузки и чтения регистров общего назначения (РОН), арифметико-логических и сдвиговых операций.

Программа загрузки РОН БИС К1804ВС1 приведена в табл. 4.1 и предназначена для изучения методов загрузки данных в РОН.

В программе микрокоманда по адресу 0 записывает в РОН0 двоичное число 2. Микрокоманда по адресу 1 считывает содержимое РОН0. Микрокоманды 2 и 3 выполняют аналогичные операции с РОН1. Таким образом, с помощью микрокоманд можно загрузить любой из 16 РОН, меняя при этом содержимое полей ‘B’ и ’D’.

Загрузка и чтение РОН Таблица 4.1

Задание: продолжить программу загрузки и чтения РОН 3,5,7. Записываемые данные выбрать самостоятельно.

Программа выполнения сдвиговых операций приведена в табл. 4.2 и предназначена для демонстрации выполнения сдвиговых операций одинарной и двойной длины.

Микрокоманда 0 используется для загрузки в РОН0 числа 2. Микрокоманда 1 выполняет сдвиг содержимого РОН 0 влево на один разряд. Следующая микрокоманда выполняет сдвиг вправо на один разряд. Третья микрокоманда очищает Q - регистр. Четвертая микрокоманда выполняет сдвиг двойной длины влево. Микрокоманда 5 является примером команды, не выполняющей никаких действий, т.е. не меняет внутреннее состояние регистров и флагов К1804ВС1.

Операции сдвига Таблица 4.2

Задание: составить микрокоманды для выполнения следующих сдвиговых операций над числом 2:

1. Циклический сдвиг одинарной длины (вправо и влево).
2. Циклический сдвиг двойной длины (вправо и влево).
3. Сдвиг одинарной длины с вводом логического 0 в старшие разряды РОН и Q - регистра (сдвиг вправо) или в младший (сдвиг влево).
4. Арифметический сдвиг двойной длины с выводом значения знакового разряда в старший разряд РОН (сдвиг вправо) или логического 0 в младший разряд Q- регистра (сдвиг влево).

Для всех операций записать внутреннее состояние регистра и флагов.

Программа выполнения арифметических операций приведена в табл. 4.3 и предназначена для выполнения некоторых арифметических операций.

Микрокоманда 0 выполняет инкрементирование содержимого РОН0. По микрокоманде 1 выполняется декрементирование содержимого РОН0. Микрокоманда 2 демонстрирует сложение РОН0 с константой. Микрокоманды 3,4,5 демонстрируют выполнение операций сложения двух РОН.

Арифметико-логические операции Таблица 4.3

Задание: составить микрокоманды для выполнения следующих операций:

1. R0= 4, R1= 8, R1 - R0 ® R1;
2. R1 + 1, R0-1, R0 + R1® R0;
3. R0 - 8® R0;
4. Логическое сложение R0 и R1 (R0 V R1® R0);
5. Логическое умножение R0 и R1 (R0 L R1® R1);
6. Сложение двух восьмиразрядных чисел.

Замечания: R0 и R1 можно заменить. Записать результаты операций.

Отчет должен содержать:

1. Цель работы.
2. Функциональную схему микротренажера.
3. Алгоритм микропрограммы (по необходимости).
4. Микропрограмму в табличной форме.
5. Выводы.

1. Две архитектуры МП.
2. Формат микрокоманды микротренажера МТ1804.
3. Основные типы индицируемых данных.
4. Структура МП. К1804ВС1.
5. Основные микрооперации сдвига.
6. Функции переходов в микропрограммах.
7. Основные микросхемы МПК 1804.
8. Возможность наращивания в МПК 1804.
9. Функциональная схема микротренажера.
10. Возможности микротренажера МТ 1804.
11. Микросхемы, используемые в микротренажере МТ 1804.
12. Архитектура МП К1804ВС1.
13. Способы организации циклов в микротренажере МТ 1804.
14. Возможности каналов адресов РОН А и В.
15. Микропрограмма умножения двух 4-х разрядных чисел без учета знака.

1. Проектирование цифровых систем на комплектах микропрограммируемых БИС./ С.С. Булгаков, В.И. Мещеряков, В.В. Новоселов; Под ред. В.Г. Колесникова. М.: Радио и связь, 1984. 240 с.
2. Злотник Е.М. Секционированные микропроцессоры / Под ред. О.И. Семенкова. Минск: Наука и техника, 1984. 191 с.
3. Мик Дж., Брикк Дж. Проектирование микропроцессорных устройств с разрядно-модульной организацией: В 2-х кн./ Пер. с англ. М: Мир, 1984. Кн.1. 253 с.; Кн. 2. 223 с.
4. Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления : Справочник. Л.: Машиностроение. 1987. 640 с.
5. Микропроцессоры и микропроцессорные комплекты интегральных микросхем : Справочник в 2-х т./ Н.Н. Аверьянов, А.Н. Берушко, Ю.Н. Горшенко и др. М.: Радио и связь . 1988. Т.1 367 с.
6. Устройство обучающее "Микротренажер МТ 1804". Паспорт 3.858.059 ПС. 1984. 47 с.
7. Клебанов Б.Н., Панов И.Р. Секционированный микропроцессорный комплект К1804. Основы микропрограммирования. Методические указания к лабораторной работе по курсам "Электронные вычислительные машины", "Вычислительная техника". Свердловск: УПИ им. С.М. Кирова. 1987. 29 с.

ПРИЛОЖЕНИЕ

ОБЩЕЕ ОПИСАНИЕ МИКРОПРОЦЕССОРНОГО КОМПЛЕКТА 1804

Микропроцессорный комплект (МПК) четырехразрядных БИС серии 1804, выполненный по ТТЛШ технологии, относящийся к комплектам микропрограммируемых БИС на основе МП секций. Он предназначен для построения целого ряда средств вычислительной техники от микроконтроллеров до высокопроизводительных ЭВМ.Состав комплекта указан в табл. п.1.

Состав МПК 1804 Таблица П.1

Четырехразрядная микропроцессорная секция К1804ВС1 (рис.П.1, табл. П.2) предназначена для приема, оперативного хранения и обработки информации. В ее состав входят:

• 16 четырехразрядных регистров общего назначения (РОН);
• высокоскоростное арифметико-логическое устройство (АЛУ);
• 4-х разрядный Q-регистр, являющийся дополнительным и использующийся для записи промежуточного результата;
• устройства управления сдвигом содержимого РОН и Q-регистра;
• два регистра защелки RGA и RGB;
• мультиплексор источника операнда АЛУ и выходных данных;
• декодер микрокоманд DC.

РОН содержит два независимых канала выбора информации по адресам А и В. На входе РОН включен сдвигатель данных, позволяющий записывать в РОН информацию как без сдвига, так и со сдвигом вправо или влево на один разряд. Запись в РОН возможна только по адресу В.

Управление секцией осуществляется 9-ти разрядным кодом МК (I₀...I₈). АЛУ выполняет 8 арифметических и логических операций и формирует 4 признака результата (флага состояния). Это перенос из старшего разряда C4, переполнение OVR, содержимое старшего разряда на выходе АЛУ F3 и признак нулевого результата Z на всех выходах АЛУ. Кроме того, формируются сигналы генерации G и распространения Р переноса из АЛУ, необходимые для организации ускоренного переноса.

Функциональная схема 4-х разрядной секции К1804ВС1

Рис.П.1

Описание выводов БИС К1804ВС1 Таблица П.2

Назначение БИС управления адресом МК К1804ВУ1 (рис.П.2, табл.П.3) - формирование адреса МК под воздействием внешних управляющих сигналов. К ее архитектурным особенностям следует отнести: возможность наращивания до любой разрядности, кратной четырем, наличие внутреннего регистра адреса (RGX), стека (STACK 4*4) с регистром указателем стека (SP) , что позволяет получить 4 уровня вложения подпрограмм (при выполнении микропрограмм стек дает возможность осуществлять переход с возвратом ), наращиваемого 4-х разрядного счетчика МК (РС), входа установки нулевого адреса для возврата и нулевой МК (Z), входов маски для модификации адреса, трехстабильных выходов.

Бис К1804ВУ2 имеет то же функциональное предназначение, что и К1804ВУ1. Благодаря тому, что у нее шина входных данных и шина регистра адреса объединены и отсутствуют маскирующие входы, конструктивно удалось выполнить в 20 выводном корпусе.

Структура БИС К1804ВУ1

Рис.П.2.

Описание выводов БИС К1904ВУ1,ВУ2 Таблица П.3

Схема управления следующим адресом К1804ВУ3 (рис.П.3, табл. П.4) предназначена для образования сильно кодированного поля МК в набор управляющих сигналов для узлов, входящих в состав блока микропрограммного управления на базе К1804ВУ1(ВУ2). Она представляет собой ПЗУ с емкостью 32 восьмиразрядных слова, что позволяет с помощью 4-х разрядного кода адреса задавать 16 функций перехода к адресу следующей МК.

Структура БИС К1804ВУ3

Описание выводов БИС К1804УВ3 Таблица П.4

Блок микропрограммного управления К1804УВ4 (табл.П.5) предназначен для генерации последовательностей адресов микрокоманд разрядностью 12 бит. БИС не позволяет наращивать адрес за счет объединения нескольких микросхем и представляет собой законченное устройство с возможностями, адекватными трем объединенным БИС К1804ВУ2, управляемым одной БИС К1804ВУ3.

Описание выводов БМУ К1804ВУ4 Таблица П.5

Секционный 4-разрядный контроллер адреса К1804ВУ5 (рис. П.4, табл. П.6) предназначен как для формирования и обработки адресов команд и операндов (программный уровень), так и для формирования адресов микрокоманд (микропрограммный уровень). Наращивание разрядности КА осуществляется за счет объединения нескольких БИС по цепям переноса с возможностью использования ускоренного переноса. В ее состав входят 4-х разрядный регистр RG; 4-х разрядный двухвходовый сумматор SM; счетчик команд PC; блок инкремента счетчика команд INC; семнадцатиуровневый 4-х разрядный стек RF; указатель вершины стека SP; дешифратор микрокоманд DC; три мультиплексора MUX.

Структура БИС К1804УВ5

Рис.П.4

Описание выводов БИС К1804ВУ5 Таблица П.6

Контроллер состояния К1804ВР2 (рис. П.5, табл. П.7) предназначен для управления цепями сдвига, переноса и формирования признаков ветвлений программ и микропрограмм процессоров, построенных на основе секционных ЦПЭ К1804ВС1 (рис. П.6). В состав контроллера состояния входят мультиплексоры сдвигов SH MUX, переносов C MUX, проверки признаков ветвлений TST MUX и три 4-х разрядных мультиплексора информационных цепей; регистры признаков ветвлений микропрограмм NRG и программ MRG; дешифратор операций DC.

Структура БИС К1804ВР2

Рис.П.5.

Описание выводов БИС К1804ВР2 Таблица П.7

Организация 16-ти разрядного процессора на микросхемах серии К1804

Рис.П.6

Микросхема блока ускоренного переноса К1804ВР1 предназначена для организации цепей ускоренного переносов 16-ти разрядных процессоров, построенных на основе четырех БИС К1804ВС1 или К1804ВС2, и имеет выводы с функциональным назначением и цоколевкой, аналогичной ИС К133ИП4, К155ИП4, К134ИП4, ее отличие сводится к обеспечению несколько меньшего времени задержек.

Микросхема параллельного регистра К1804ИР1 (табл. П.8) представляет собой 4-х разрядный регистр для хранения данных и подключения к общей шине микроЭВМ.

Описание выводов ИС К1804ИР1 Таблица П.8

Магистральные приемопередатчики К1804ВА1, К1804ВА2, К1804ВА3 предназначены для буферизации, электрической развязки и организации систем ввода/вывода информации.

Многоцелевой буферный регистр К1804ИР2 (табл. П.9) предназначена для буферизации и электрической развязки информационных шин микроЭВМ.

Описание выводов ИС К1804ИР2 Таблица П.9

Порт ввода/вывода К1804ИР3 (табл. П.10) предназначен для организации систем ввода/вывода микроЭВМ.

Описание выводов БИС К1804ИР3 Таблица П.10

Генератор синхронизации К1804ГГ1 (табл. П.11) предназначен для построения блоков синхронизации микроЭВМ.

Описание выводов БИС К1804ГГ1 Таблица П.11

СЕКЦИОНИРОВАННЫЙ МИКРОПРОЦЕССОРНЫЙ КОМПЛЕКТ К1804.

ОСНОВЫ ПРОГРАММИРОВАНИЯ

Составители Исаков Валерий Григорьевич

Кожанец Андрей Алексеевич

Редактор М.Ю. Петров

Подписано в печать

Бумага типографская Плоская печать Усл.п.л.

Уч.-изд.л. 1,2 Тираж 100 Заказ 111 Цена "С"

Издательство УГТУ

620062, Екатеринбург, Мира 19