1. ChipNews [www.chipnews.ru]

"ChipNews" - ежемесячный научно-технический журнал, издающийся с 1996г. В журнале публикуются обзоры, статьи, схемы, рекомендации по применению изделий электронной техники, дается анализ рынка электронных компонентов, состояние и тенденции его развития, экономические и правовые вопросы в области микроэлектроники, приводятся сведения о дистрибьюторах, российских и зарубежных фирмах-производителях

2. XILINX [ www.xilinx.ru]

Официальный сайт ведущего производителя микросхем FPGA в настоящее время. Сайт содержит подробнейшую информацию обо всех сериях ПЛИС FPGA, их характеристиках и особенностях применения. Море информации!

3. Компоненты и технологии [http://compitech.finestreet.ru]

Официальный сайт журнала "Компоненты и технологии". Содержит полезную информацию о средах создания и моделирования проектов любой сложности на FPGA. Много информации о системах SET-StarterKit и CoolRunner-II Design Kit

4. ELECRONIX [http://www.electronix.ru]

Сайт разработчиков электроники, где каждый может размещать собственные заметки и идеи по поводу разработки, отладки и тестирования различных электронных схем, в том числе и в базисе программируемой логики (FPGA, CPLD и т.д.)

5. Кафедра радиоэлектронной аппаратуры МГТУ им. Баумана [http://www.sm.bmstu.ru/sm5/n4/kur2.htm]

Данный ресурс содержит обширную информацию о курсах лекций, которые читаются на указанной кафедре. Содержит наиболее значимые работы выпускников и студентов, примеры реализации реальных проектов на базе FPGA

6. Клуб при кафедре радиоэлектроники и схемотехники Томского политехнического университета [http://www.ce.cctpu.edu.ru/msclub/VHDL/index.htm]

Полезнейшая информация о прикладных разработках в области программируемых логических схем, реальные схемы и методы отладки

7. Учебник по VHDL (Кафедра схемотехники МГУ) [http://www.sai.msu.ru/sal/Z/1/GM_VHDL.htm]

Ресурс посвящен описанию основных возможностей языка VHDL на примере схем, которые используются в учебном процессе кафедры

8. ALTERA [http://www.altera.ru]

Официальный сайт производителя микросхем прогрммируемой логики. Сайт содержит информацию о различных сериях ПЛИС, их характеристиках и особенностях применения.

9. ALDEC [http://www.aldec.com]

Официальный англоязычный ресурс крупнейшей компании-флагмана в области ПЛИС, языка VHDL, автора программного комплекса ActiveHDL.

10. Книги по AVHDL [http://aldec.com.ua/books/]

По указанной ссылке находятся наиболее популярные и полные руководства по среде разработке VHDL, разрботанные Active HDL со множеством примеров реализации различных устройств. Материалы разаработаны специалистами фирмы ALDEC

11. The hardware implementation of a genetic algortihm model with FPGA [link]

A genetic algorithm (CA) is a robust parallel calculation method based on natural selection, which can be applied to the distributed and concentrated industry optimizing control process. The hardware function of GA operation can be implemented by FPGA. In this paper, a hardware implementation method of GA based on FPGA is presented. The results of this research can be applied to the study and implementation of evolvable hardware (EHW).

12. Modeling, simulation and synthesis: From Simulink to VHDL generated hardware [link]

This paper will describe the use of a toolbox that can analyze and process a Simulink block diagram model in order to produce a VHDL representation of the model. The derived VHDL model will consist of definitions mapped from the Simulink model. This approach may enable a user to develop and simulate a digital control algorithm using Matlab and once complete, convert this to VHDL code.

13. Hardware and Interface Synthesis of FPGA Blocks using Parallelizing Code Transformations [link]

Reconfigurable logic such as FPGAs is increasingly being used on system-on-chip (SoC) platforms to provide a flexible, programmable co-processor that augments the core processor. In this paper, we present a tightly coupled hardware synthesis and interface synthesis approach that forms part of our hardware-software co-design methodology for such FPGA-based platforms. For hardware synthesis, we use a parallelizing high-level synthesis approach that employs aggressive coarse-grain and fine-grain code parallelizing and code motion techniques to discover circuit optimization opportunities beyond what is possible with traditional high-level synthesis. We have implemented this approach in a framework called Spark that takes a behavioral description in ANSI-C as input and produces synthesizable register-transfer level VHDL.

14. HW/SW Partitioning and Code Generation of Embedded Control Applications on a Reconfigurable Architecture Platform [link]

This paper studies the use of a reconfigurable architecture platform for embedded control applications aimed at improving real time performance. The hw/sw codesign methodology from POLIS is used. It starts from high-level specifications, optimizes an intermediate model of computation (Extended Finite State Machines) and derives both hardware and software, based on performance constraints. We study a particular architecture platform, which consists of a general purpose processor core, augmented with a reconfigurable function unit and data-path to improve run time performance.