|
На главную
Ссылки
Тема: "Логическое и параметрическое моделирование МОП СБИС"
Справочная информация
"Технология СБИС. Курс лекций."
Автор: доцент КОФ ПетрГУ Назаров А.И. |
Программа для дистанционного обучения по курсу "Технология СБИС". Имеется система самоконтроля...
|
"Справочник: Логические микросхемы МОП и КМОП структуры"
Автор: Бычковский В. В. |
В справочнике в табличной форме представлены тип, аналог, назначение элементов логических микросхем МОП и КМОП структур... |
"Справочник по полевым транзисторам"
Автор: Козак В.Р. |
В справочнике в табличной форме представлены основные параметры полевых транзисторов, а также типовые области их применения... |
"Сверхбольшие интегральные схемы"
Автор: refine.org.ru |
В данном реферате рассмотрены общие сведения о СБИС, технология n-МОП СБИС, СБИС программируемой логики, микропроцессоры, матричные микропроцессоры, а также автоматизированное проектирование СБИС... |
"Микросхемы серии КМОП"
Автор: Сервер Радиоэлектронного общения |
Описание цифровых микросхем, схемотехника узлов на МОП микросхемах, формирователи и генераторы импульсов, микросхемы серии КМОП, микросхемы серии ТТЛ... |
Тематические ресурсы
IEEE (Institute of Electrical and Electronics Engineers)
www.ieee.org www.ieee.ru |
IEEE (Institute of Electrical and Electronics Engineers) - Институт инженеров по электротехнике и радиоэлектронике. Издает третью часть технической литературы, касающейся применения компьютеров, управления, электроинженерии, издает более 100 журналов, популярных в среде профессионалов, проводит в год более 300 крупных конференций, принимало в разработке около 900 действующих стандартов... |
IEEE Computer Society Highlights
|
Языки программирования и прочие классические направления, а также биоинформатика, вычислительная медицина, компьютерной музыки и т. д. Computer Society проводит также сертификацию специалистов в области информационных технологий. Издает журналы: Computer, IT Professional, IEEE Internet Computing, IEEE Software, Transaction on Computing, Transaction on Software engineering и др... |
IEEE Circuits and Systems Society
|
The theory, analysis, design (computer aided design), and practical implementation of circuits, and the application of circuit theoretic techniques to systems and to signal processing. The coverage of this field includes the spectrum of activities from, and including, basic scientific theory to industrial applications... |
The IEEE Solid-State Circuits Society
|
The Solid-State Circuits Society is interested in all aspects of solid-state circuits: the design, testing and application of circuits and subsystems, as well as closely related topics in device technology and circuit theory. We also focus on scientific, technical and industrial applications, in addition to other activities that contribute to the field, or utilize the techniques or products of the field, as the art develops... |
IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems
|
Annual symposium for discussions on design, manufacturing, test, reliability and availability that are affected by defects during manufacturing and by faults during system operation. Topics include defect and fault tolerance issues, error detection and recovery, yield and dependability analysis and modelling, testing techniques, yield enhancement techniques, applications and case studies... |
Радиотехнический портал XRadio
|
Бытовая техника, схемотехника, радиотехника, электротехника, новости техники, компьютеры и комплектующие, средства связи, утилиты, техническая документация, ремонт техники, принципиальные электрические схемы, радиосхемы... |
Лаборатория проектирования высокопроизводительных вычислительных систем
|
Лаборатория проектирования высокопроизводительных вычислительных систем проводит студенческие исследовательские проекты в области систем автоматизации проектирования для нанотехнологий, цифрового проектирования интегральных схем, разработки архитектуры и программного обеспечения для визуализации, тестирования и моделирования работы схем. В лаборатории также проводится методическая работа по внедрению курсов, лабораторных работ и методических пособий для подготовки специалистов в области проектирования интегральных схем и системного программного обеспечения. Студенты и сотрудники лаборатории поддерживают контакты с различными университетами, поддерживающими научную работу в области создания интегральных схем... |
Professor Ibrahim N. Hajj's Homepage
|
Professor of Electrical and Compute Engineering Ibrahim N. Hajj's Homepage. Research Interests: Computer-Aided Design of VLSI Circuits and Systems, VLSI Design for Reliability, VLSI Design for Low Power, Mixed-Mode Simulation, Fault Simulation and Testing... |
TRON VLSI CPU
|
CISC 32-bit processor architecture developed to serve as main hardware building block of the realtime TRON Hypernetwork (Highly Functional Distributed System: HFDS), the ultimate goal of the TRON Project... |
Caltech Asynchronous VLSI Group
|
Research focusing on methods and tools for designing high-performance and low-energy asynchronous digital circuits. Home of MiniMIPS asynchronous MIPS R3000 RISC processor... |
Kaiserslautern, University
|
Department of Computer Science. Research involves software components, algorithms, CAD, computer graphics, computational geometry, information management, computer networks, database and information systems, computer architecture, numerical algorithms, foundations of computer science and programming, communication systems, system software, robotics, artificial intelligence, software engineering, learning, programming languages and compiler constructions, and VLSI design... |
Статьи
"Разработка методов и алгоритмов системы многозначного параллельного логического моделирования и построения тестов для МОП СБИС"
Автор: Терещук Д. С. |
В работе рассматриваются разработка и реализация основных алгоритмов и методов системы многозначного параллельного логического моделирования МОП СБИС на переключательном уровне...
|
"Direct-mapped asynchronous finite-state machines in CMOS technology"
Christos P. Sotiriou
|
В статье представлена инновационная технология Прямого-Отображения для проектирования асинхронных интегральных микросхем, которая, определяет взаимно-однозначное соответствие между диаграммой состояний и созданием ИС на КМОП-транзисторах, устраняет необходимость в анализе скачков переменной состояния и наличия паразитных импульсов.
|
"Субмикронные интегральные схемы: элементная база и проектирование"
Е. А. Рыбин, Б. Г. Коноплев
|
В монографии рассмотрены основные тенденции, ограничения и перспективы развития специализированных СБИС, современные технологические процессы их производства, перспективные направления развития субмикронной элементной базы, модели и методика моделирования субмикронных интегральных элементов, особенности организации современных САПР и маршруты проектирования СБИС с использованием языка VHDL. На конкретных примерах показаны возможности дальнейшего совершенствования методов проектирования элементной базы специализированных СБИС.
|
"Проблемы схемотехнического моделирования КМОП СБИС"
Автор: Денисенко В.В. |
Преодоление полупроводниковой технологией 0,18 мкм барьера привело к тому, что поведение чисто цифровых схем стало аналоговым и появилась потребность в применении Spice-подобных программ длдя моделирования цепей, состоящих из мидллионов и десятков миллионов транзисторов. В предлагаемом аналитическом обзоре описано современное состояние этой проблемы... |
"Моделирование разброса параметров транзисторов в КМОП СБИС"
Автор: Денисенко В.В. |
В этом аналитическом обзоре описано современное состояние проблемы статистического моделирования интегральных схем... |
"Моделирование МОП транзисторов. Методологический аспект"
Автор: Денисенко В.В. |
Преодоление полупроводниковой технологией 0,25-микронного рубежа предъявило новые требования к системам моделирования ИС. Теперь даже цифровые ИС требуют детального схемотехнического моделирования с применением точных компактных м од ел ей. В статье описаны методологические проблемы построения компактных моделей МОП транзисторов... |
"Особенности субмикронных МОП-транзисторов"
Автор: Денисенко В.В. |
Традиционная структура МОП транзистора обеспечила снижение длины затвора о т 10 мкм в 70-х годах до 0,06 мкм в настоящее время путем простого масштабирования , т .е. уменьшением длины затвора, толщины диэлектрика и глубины залегания p-n-переходов. Однако пере ход проектных норм через границу 130 нм в рамках традиционной конструкции наталкивается на физически е ограничения . Таким образом, транзисторы для технологий 21 века должны иметь иную структуру и использовать новые материалы для подзатворного диэлектрика... |
"Проблемы схемотехнического моделирования КМОП СБИС"
Автор: Денисенко В.В. |
Преодоление полупроводниковой технологией 0,18 мкм барьера привело к тому, что поведение чисто цифровых схем стало аналоговым и появилась потребность в применении Spice-подобных программ длдя моделирования цепей, состоящих из мидллионов и десятков миллионов транзисторов. В предлагаемом аналитическом обзоре описано современное состояние этой проблемы... |
"Компактные модели МОП-транзисторов для СБИС. Часть 1. Назначение. Применение. Классификация"
Автор: Денисенко В.В. |
Предлагаемая публикация представляет собой первую часть статьи, посвященной моделям МОП-транзисторов для систем схемотехнического моделирования... |
"Компактные модели МОП-транзисторов для СБИС. Часть 2. Точность. Достоверность. Типичные ошибки"
Автор: Денисенко В.В. |
Предлагаемая вторая часть статьи посвящена оценкам точности и достоверности моделей, а также типичным ошибкам, которыми сопровождаются разработка, внедрение и применение моделей. Чтобы "не наступать на грабли", разработчики СБИС должны иметь представление о возможностях и ограничениях моделей МОП-транзисторов... |
Список публикаций В.В. Денисенко
|
Список публикаций доктора физико-математических наук, главного научного сотрудника, отдела № 2 вычислительной математики, института вычислительного моделирования СО РАН, В.В. Денисенко... |
"Проектирование топологии заказных КМОП БИС"
Автор: Строгонов А. |
Специфика разработки заказной БИС требует конструирования кристалла полностью "с пустого места" - без предварительной подготовки базовых технологических слоёв, специально сконструированных элементов и функциональных макроблоков, возникает необходимость проектировать единые маски для всех технологических слоёв. Разработка физических библиотечных элементов - топологий цифровых схем - и ручное уплотнение библиотеки ячеек имеют важное значение, так как позволяют повысить кремниевую эффективность (уменьшить площадь кристалла)... |
"Accelerating switch-level simulation by function caching"
Author: Larry G. Jones |
University of Illinois at Urbana-Champaign, 1991
Presents a caching method that significantly reduces the cost of subnetwork evaluation during switch-level simulation. The method speeds up switch-level simulation by as much as a factor of two while encurring a reasonable space penalty that is linearly related to the netlist size... |
"Computer Aids for VLSI Design"
Author: Steven M. Rubin |
Insights and information that will be valuable both to chip designers and to tool builders. Modern VLSI computer aided design (CAD) systems allow the chip designer to access in a consistent and convenient way a variety of synthesis and analysis tools. Such tools have advanced considerably in the past several years, both in their scope and in their ability to handle large designs... |
"Switch-level delay models for digital MOS VLSI"
Author: John K. Ousterhout |
Annual ACM IEEE Design Automation Conference archive
This paper presents fast, simple, and relatively accurate delay models for large digital MOS circuits. Delay modeling is organized around chains of switches and nodes called stages, instead of logic gates. The use of stages permits both logic gates and pass transistor arrays to be handled in a uniform fashion. Three delay models are presented, ranging from an RC model that typically errs by 25% to a slope-based model whose delay estimates are typically within 10% of SPICE's estimates. The slope model is parameterized in terms of the ratio between the slopes of a stage's input and output waveforms. All the models have been implemented in the Crystal timing analyzer. They are evaluated by comparing their delay estimates to SPICE, using a dozen critical paths from two VLSI designs... |
"Effects of Inductance on the Propagation Delay and Repeater Insertion in VLSI Circuits"
Author: Yehea I. Ismail, Eby G. Friedman
(.pdf) |
Design Automation Conference
A closed-form expression for the propagation delay of a CMOS gate driving a distributed line is introduced that is within 5% of dynamic circuit simulations for a wide range of loads. It is shown that the error in the propagation delay if inductance is neglected and the interconnect is treated as a distributed line can be over 35% for current on-chip interconnect. It is also shown that the traditional quadratic dependence of the propagation delay on the length of the interconnect for lines... |
"Delay and Power Expressions Characterizing a CMOS Inverter Driving an RLC Load"
Author: Kevin T. Tang, Eby G. Friedman
(.pdf) |
On-chip parasitic inductance has become an important design issue in high speed integrated circuits. On-chip inductance may degrade on-chip signal quality, affect transmission delay, and cause additional short-circuit power dissipation. The effects of onchip inductance on the output voltage, propagation delay, and shortcircuit power of a CMOS inverter are presented in this paper. Analytic equations characterizing the output voltage are derived based on an assumption of a fast ramp input signal... |
Наверх
|
Клименко Иван Владимирович