Толкачов Дмитро Олегович

Факультет обчислювальної техніки та інформатики
Спеціальність: Компьютерні системи та мережі

Тема випускної роботи:

Розробка та дослідження керуючого автомата Мілі із формувачом адреси у базисі CPLD.

Науковий керівник: Зеленьова Ірина Яківна

Реферат за темою магістерської роботи

Вступ

Розвиток мікроелектроніки й широке застосування її виробів у промисловому виробництві, а особливо в системах керування самими різноманітними об'єктами й процесами є в цей час одним з основних напрямків науково - технічного прогресу. Тому дослідження керуючих автоматів у базисі CPLD (які використовуються в мобільних телефонах, комунікаторах і іншій мобільній техніці) допоможуть оптимізувати апаратурні витрати, а як наслідок зменшити розмір і вартість пристроїв.
Принцип мікропрограмного керування допускає, використовуваний сучасної цифровій техніці, що цифровий пристрій складається із двох частин: операційний автомат (ОА) і керуючий автомат (КА). В операційному пристрої виконуються арифметичні й логічні операції, у якості вузлів до складу операційного пристрою входять: регістри, лічильники, суматори, дешифратори й ін. КА формує послідовність керуючих символів в ОА, під впливом яких ОА реалізує більш складні алгоритми. Такі послідовності операцій називаються мікропрограмами, і звичайно записуються у вигляді граф схеми алгоритму. КА розділяються на більші групи: автомати із твердою логікою й автомати із програмувальною логікою. У свою чергу, автомати із твердою логікою підрозділяються на автомати, виконані за схемою Милі, або Мура. В автоматах із твердою логікою схема автомата однозначно інтерпретує схему графа мікропрограми.
В данній роботі буде виконано:
1. Аналіз функціонування КА Мілі із формувачем адреси.
2. Дослідження можливостей оптимізації структури автомата.
3. Розробка САПР для синтезу КА Мілі із формувачем адреси.
4. Аналіз результатів роботи.

Актуальність

У зв'язку з динамічним розвитком ринку цифрової електроніки, настільки ж швидкими темпами розвивається й ринок програмного забезпечення по проектуванню цифрових схем. Також багато фірм-розроблювачі (наприклад, Xilinx) надають можливості по навчанню роботі з них ПО й апаратними засобами. Тому я вважаю, що створення САПР( як для синтезу, так і в навчальних цілях) по проектуванню цифрового пристрою (керуючого автомата в базисі CPLD) – досить затребувана робота.

Зв'язок роботи з науковими програмами, планами, темами

Магістерська робота виконана протягом 2008-2009 г.г. згідно з науковим напрямком кафедри «Електронні обчислювальні машини» Донецького національного технічного університету.

Ціль і завдання розробки й дослідження

Ціль роботи: метою роботи є створення САПР, що дозволяє автоматизувати процес синтезу КА Милі з формувачем адреси.
Ідея роботи: авотматизація розробок синтезу.
Основні завдання розробки й дослідження:
1. Досліджувати вплив параметрів ГСА (коефіцієнт розгалуження, довжина лінійних послідовних зв'язків) на площу, займану автоматом на кристалі.
2. Розробка програмної оболонки, яка за вхідним даними у вигляді граф-схеми заданого алгоритму у файлі формату *.xml обчислює необхідні параметри для структурних одиниць автомата.
3. Розробка САПР, який по параметрах, обчислених у п.2 формує поведінкову модель автомата з формувачем адреси.
Предмет розробки й дослідження: керуючі автомати, реалізовані в базисі CPLD.
Об'єкт розробки й дослідження: САПР для синтезу КА Милі з формувачем адреси.
Методологія й методи дослідження: Використані основні положення булевої алгебри, теорії кінцевих автоматів.

Наукова новизна

1. Уперше досліджена залежність площі кристала від параметрів ГСА автомата Милі з формувачем адреси.
2. Уперше розроблена САПР для синтезу Hdl-Моделі КА Милі з формувачем адреси в базисі CPLD.
3. Уперше результати роботи САПР перевірені на стандартній ПЛИС – Coolrunner II XC2С256.

Практичне значення

Практичне значення розробки полягає в можливості використання САПР для синтезу керуючих автоматів у базисі CPLD, а також використання в комплексі програм для інших типів автоматів. Дана програма також може використовуватися в навчальних цілях для розвитку знань про програмувальні логічні інтегральні схеми й теорії синтезу, а також того для навчання роботи із платою Coolrunner II XC2С256.

Апробація роботи

Результати роботи були представлені на V всеукраїнської науково-технічної конференції студентів, аспірантів і молодих учених «Комп'ютерний моніторинг та інформаційні технології» (КМІТ – 2009).

Огляд досліджень і розробок по темі

Локальний огляд: Кістянок Тетяна Миколаївна "Розробка методів синтезу мікропрограмних автоматів Милі з кодуванням об'єктів"
Якубовский Андрій В'ячеславович “Дослідження керуючих автоматів із твердою логікою на ПЛИС”
Виприцька Поліна Олександрівна «Автоматизація синтезу керуючих автоматів Милі на FPGA»
Бережок Олексій Юрійович «Дослідження структур керуючих автоматів з элементаризацией лінійних послідовностей станів»
Данилов Максим Васильович «Розробка й дослідження системи автоматизованого проектування композиційних мікропрограмних пристроїв керування»
Мирошкин Олександр Миколайович «Синтез і дослідження композиційних мікропрограмних пристроїв керування з базовою структурою»
Лаврик Олександр Сергійович «Синтез і дослідження КМУУ з модифікованою системою мікрокоманд на ПЛИС»
Національний огляд:
Харківський національний університет радіоелектроніки
Кафедра автоматизації проектування обчислювальної техніки

Севастопольський національний технічний університет.
Кафедра кібернетики й обчислювальної техніки

Одеськй Національний Університет імені І. І. Мечникова
Кафедра комп'ютерних і інформаційних технологій

Таврический Национальний університет ім. В.І.Вернандского. Фізичний факультет Кафедра комп'ютерної інженерії

Глобальний огляд:
САНКТ-ПЕТЕРБУРЗЬКИЙ ДЕРЖАВНИЙ УНІВЕРСИТЕТ ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ, МЕХАНІКИ Й ОПТИКИ
Кафедра «Технології програмування»

Інститут інформатики й електроніки Зеленогурского університету (Зелена Гора, Польща)

НОВОСИБІРСЬКИЙ ДЕРЖАВНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ
Факультет автоматики й обчислювальної техніки
Кафедра обчислювальної техніки

Факультет комп'ютерних наук Дрезденського технічного університету (Німеччина)

Московський Державний Інститут Електронної Техніки
Факультет електроніки й комп'ютерних технологій
Кафедра "Проектування й конструювання інтегральних мікросхем"

Основна частина

У вступі обґрунтована актуальність теми магістерської роботи, формулюється мета й завдання роботи, ідея роботи і її наукова новизна.
У першій частині проводиться огляд існуючої бази програмувальних логічних інтегральних схем.
ПЛМ мають найбільшу гнучкість застосування, оскільки дозволяють реалізувати скорочені ДНФ систем БФ, причому число термов у кожній функції може бути довільним. Технологія ПЛМ є розвитком технологи ППЗУ й уперше з'явилася в 1974 р. ПЛМ складається із вхідного й вихідного буферів і програмувальних матриць «І» і «АБО»

Однак у цей час ПЛМ фактично вибули з виробництва й були замінені на інші пристрої – CPLD(Складні програмувальні логічні пристрої).
Архітектура CPLD нагадує популярну PAL (Programmable Array Logic – Програмувальна матриця логіки) архітектуру, коли логічні ресурси реалізуються масивом елементів І, об'єднаних елементами АБО, у свою чергу заведеними на тригера або безпосередньо на вихід. Така проста логічна структура досить проста для розуміння, забезпечує надзвичайно короткий час компіляції й мінімальний затримки pin-to-pin.

У структурній схемі прийняті наступні позначення. Через ФБ (FB) позначені функціональні блоки, число яких N залежить від рівня інтеграції мікросхеми й змінюється в досить широких межах. У кожному ФБ є п макрогнізд МЯ (МС, Macrocells). Функціональні блоки одержують вхідні сигнали від програмувальної матриці з'єднань ПМС,PIA, Programmable Inerconnect Array). Число таких сигналів т. Вихідні сигнали ФБ надходять як у ПМС, так і в блоки введення/виводу CPLD (Iobs, Input/Output Blocks, БВВ). ПМС забезпечує повну комутуемость функціональних блоків, тобто можливість подавати сигнали з будь-якого їхнього виходу на будь-який вхід.
Блоки введення/виводу пов'язані із зовнішніми двонаправленими виводами I/O, які, залежно від програмування, можуть бути використані як входи або як виходи. Три нижні виводи або спеціалізуються для подачі на матрицю функціональних блоків сигналів GCK (Global Clocks) -глобального тактування, сигналів GSR (Global Set/Reset) глобальної установки/скидання й сигналів GTS (Global 3-state Control) глобального керування третім станом вихідних буферів, або ці ж виводи можуть бути використані для операцій уведення/виводу.
Число контактів уведення/виводу може збігатися із числом виходів усіх ФБ, але може бути й меншим. В останньому випадку частина макрогнізд може бути використана тільки для виробітку внутрішніх сигналів пристрою ( зокрема, сигналів зворотного зв'язку). Необхідність у таких сигналах типова для структур більшості цифрових пристроїв.
CPLD різних фірм-виготовлювачів і різної складності мають функціональні блоки, у принциповім відношенні мало одмінні друг від друга по своїй архітектурі й составу елементів:

ООсновними частинами функціональних блоків CPLD є програмувальна матриця елементів И (Мі), матриця розподілу термів МРТ і група з декількох (N) макрогнізд. По суті, кожний ФБ представляє собою Pal-подібну структуру з деякими відмінностями від варіантів, використовуваних у простих PLD (ПМЛ). Як і в класичних PLD, у блоці є многовходовая матриця Мі, що виробляє кон'юнктивні терми для їхнього використання в наступних частинах блоку.
У другій частині описується базова структура досліджуваного автомата, а також вплив параметрів граф-схем алгоритму на його структуру.
Схема управляющего автомата Милі з формувачем адреси використовується з метою оптимізації площі кристала ПЛИС за рахунок зменшення числа виходів у порівнянні із тривіальною реалізацією УА Милі. Синтез схеми починається з того, що кодуються рядки прямої структурної таблиці автомата (ПСТ). Потім складається перетворена ПСТ – безліччю Eh={e1,e2…en} кодується номер рядка таблиці. Наступним кроком кодується набір мікрооперацій – безліч вихідних сигналів Y. Формується таблиця функції порушення пам'яті й кодуються набори мікрооперацій (мікрокоманди)[1]. Функціонально схема реалізації цього алгоритму складається з наступних вузлів :
-ПЛМ – формує коди рядків ПСТ на підставі вхідних сигналів Xl і кодів станів am .
-ПЗУ1 – паралельно формує ФВП і коди мікрокоманд.
-ПЗУ2 – формує вихідні стани автомата.

Анімаційний малюнок - схема функціонування автомату(кадрів 4,повторень - 6)
У третій частині буде описаний процес розробки програми САПР, а також супутніх модулів
У четвертій частині будуть описані результати роботи САПР, а також порівняльні характеристики синтезування УА Милі з формувачем адреси на CPLD з різною кількістю макрогнізд.

Висновки

У процесі роботи були розглянуті найбільш сучасні ПЛИС, а також обраний базис для реалізації керуючого автомата Милі з формувачем адреси. Розглянута загальна структура УА Милі з формувачем адреси, а також проведені дослідження із впливу параметрів ГСА на площу кристала, яку займає автомат.
Планується розробка системи САПР, яка за вхідним даними (ГСА у форматі *.xml) формує Hdl-Модель керуючого автомата, готову до синтезу на ПЛІС.

Література

1. Баркалов О.О. Синтез пристроїв керування на програмованих логічних пристроях. – Донецьк: РВА ДонНТУ, 2002. – 262 с.
2. Уэйкерли Дж. Ф. Проектирование цифровых устройств : в 2-х т. /Дж. Ф. Уэйкерли. – М. : Постмаркет, 2002.
3. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики, - СПб.: БХВ – Питербург, 2002. – 608с.:ил.
4. Соловьев В.В. Проектирование цифровых схем на основе программируемым логических интегральных схем. – М.: Горячая линия – Телеком, 2007.-636 с ил.
5. Сергиенко А.М. VHDL для проектирования вычислительных устройств – К ЧП «Корнейчук», ООО «ТИД ДС», 2003 – 208 с
6. Бибило П.Н. Основы языка VHDL – М.: Солон-Р,2002.- 224с.: ил.
7. Угрюмов Е.П. Цифровая схемотехника – СПб.: БХВ – Санкт-Питербург 2000 – 528с.: ил.
8. Документация фирмы Xilinx.Семейство CPLD CoolRunnerII. http://www.xilinx.com/support/documentation/data_sheets/ds090.pdf
9. Тарасов И.Е. Разработка цифровых устройств на основе ПЛИС Xilinx с применением языка VHDL. – М.: Горячая линия-Телеком, 2005. – 252 с.
10. CPLDs vs. FPGAs: Comparing High-Capacity Programmable Logic. – Altera Corporation, 2000, ver.3. – 12p.