В статье рассматривается возможность применения преобразователя время-напряжение (ПВН) для измерения джиттера в системе ФАПЧ. Принцип работы TVC заключается в том, что он сравнивает измеряемый сигнал с опорным сигналом путем заряда и разряда конденсатора. Вначале, опорный сигнал системы ФАПЧ заряжает конденсатор в течении одного цикла, потом джиттер сигнал разряжает тот же конденсатор, пока напряжение на нем не упадет до установленного порога. Количество джиттера необходимого для разряда конденсатора считывается счетчиком. Результаты моделирования показывают, что для 2 МГц сигнала с 160 пс уровнем джиттера TVC выдает средний джиттер равному 147 пс.

Зарядовая подкачка, фазовая автоподстройка частоты (ФАПЧ), измеритель, джиттер, преобразователь время-напряжение

В 2001 издании International Technology Roadmap for Semicondactor [1], измерение джиттера в высокоскоростных VLSI был заявлен как один из сложнейших проблем. Примером может служит измерение джиттера в ситеме ФАПЧ. Для решения этой задачи, в этой статье, мы предлогаем применение преобразователя времени к напряжению (ПВН). Преимуществом такой схемы является то, что она применяема как для аналоговых, так и для дискретных сигналов, а также возможность ее установления в микроконтроллере, что, в свою очередь, снижает вероятность экологическое загрязнения шумами.
Измерение временных интервалов это одно из важных частей большинства приложений, таких как лазерный радар, фазометр, PM или FM демодуляторы и т.п. [2]-[4]. В практике для этих приложений используются АЦП, что никогда не использовалась для полного тестирования субмикронных VLSI. В принципе, предлагаемый TVC, можно сказать, является одним из модиффикаций АЦП, с тем отличием, что временной интервал преобразуется в напряжение непосредственно, без оцифровки.

На рисунке 1 представлена структурная схема измерителя джиттера на базе преобразователя время-напряжение для синтезатора частоты реализованного спомощью ФАПЧ. Результатом измерения является среднее значение джиттера, причем, масксимальное количество отсчетов, которые берутся для усреднения, определятся максимальным значением емкости счетчика.

Измерительная система состоит из зарядовой подкачки, логического элемента «XOR», аналогового компаратора с гитерезисом, конденсатора, D-триггера и двоичного счетчика с разрядностью счета четыре. Как видно на рис. 1. измерение джиттера сигнала с выхода ГУН не производистя непосредственно. Для измерения она использует опорный сигнал ФАПЧ как эталон. Как известно, частотно-фазовый детектор системы ФАПЧ формирует импульс ошибки, с шириной пропорциональной разности фаз двух сигналов на входе. Следовательно, если измерить ширину импульса на выходе PFD, то можно рассчитать величину временного джиттера выходного сигнала ГУН. Рассмотрим работу схемы в динамике.
В зарядовой подкачке опорный сигнал S_ref и выходной сигнал D-триггера V_cmp контролируют ключями S₁ и S₂, соответсвенно, в то время импульс-джиттер, на выходе XOR, и сигнал c инверстного выхода D-триггера V_ncmp контролируют ключами S₃ и S₄, поочередно. Выход зарядовой подкачки подключен к отрицательному входу аналогового компаратора. Источник напряжение V_cent, которое подключено к положительному входу того же аналогового компаратора задает центральное напряжение гистерезиса. Величина источника напряжения V_base соответствует нижнему порогу напряжения компаратора. Таким образом, в течении измерения, процесс заряда и разряда будет начинаться и заканчиваться именно на этой точке напряжения.
Как только начнется процесс измерения, в начальном положении V_IIN меньше чем V_cent, и соответственно на выходах компаратора V_CP и D-триггера устанавливеется логический "1". При этом сигнал на выходе D-триггера замыкает ключ S₂. А также в первый положительный полупериод опорный сигнал S_ref замыкает ключ S₁. И тогда начинается процесс заряда конденсатора током I_c. Как только напряжение на отрицательном входе компаратора достигнет максимального порогового напряжения V_IH=2V_cent+V_base, V_CP переключиться на логический "0". При следующем поступлении переднего фронта S_ref, выходной сигнал D-триггера установиться на логический "1" , а инверсный выход – на "0". Таким образом, S₂ размыкается и прекратится процесс заряда конденсатора. Величины источника тока I_c и емкость конденсатора С, необходимо выбрать таким образом, чтобы процесс заряда длился ровно на один цикл S_ref После того как V_ncmp переключиться на логический “1” начнется процесс разряда конденсатора и одновременно активируется считывание количество импульсов S_ref в течении это процесса. Как только на выходе частотно-фазового детектора появится джиттер-импульс, замыкается ключ S₃ и конденсатор С начинает разяжатся током I_d, и тогда напряжение на выходе аналогового компаратора будет падать до V_IL, после чего V_ncmp перключиться c логического "1" и ключ S₄ размыкается, т.е. закончиться процесс разряда. А в это время, считаные бинарным счетчиком количество импульсов N_c выдаются на выход. Далее обрабатывая полученные данные можно определить величину долгострочного джиттера выходного сигнала ГУН. На рисунке 2. приведены временные диаграммы работы измерителя.

Математически работу измерителя можно рассмотреть следующим образом. При коэффициенте заполнения, сигнала S_ref, равного 50%, длительность положительного периода составляет T_ref/2. В процессе заряда, в первый полупериод, напряжение на конденсаторе определяется по следующей формуле:

А в процессе разряда

Поскольку в процессе измерения эти два высше приведенных напряжения равны между собой, то приравнивая их получим следующее

Откуда,

Теперь из подледнего можно получить усредненое значение амплитуды джиттера

Для проверки работоспособности этого метода было произведено моделирование схемы. Парамаетры моделирования следующие:
1. Частота опорного сигнала S_ref 2 МГц;
2. На выход сигнала ГУН был внедрен джиттер величиной 160 пс;
3. Величина токов I_c=3.24 мА и I_d=462 мА;
4. Установлен 4-х разрядный счетчик;
После завершения моделирования счетчик насчитал N_c=(1100)₂=12 единиц. Тогда согласно последней формуле среднее значение джиттера равен

Таким образом, при внедреннем джиттере равной 160 пс измеренная получилось 147 пс, что соответствует относительной погрешности 8%.
При моделировании данной схемы необходимо рассмотреть несколько основные факторы влияющие на точность измерения, такие как время измерения, разрешающая способность измерения, случайные процессы и непроизводительные издержки. Из перечисленных выше факторам, нам известно время измерения - (1+N_c)*T_ref, где N_c*T_ref - время разряда и 1*T_ref - время заряда конденсатора. Таким образом, уменьшив N_c, мы также сможем уменьшить время измерения. Как видно из рисунка 3 величина N_c обратно пропорциональна отношению токов I_d/I_c, что говорит о возможности уменьшения N_c путем увеличения I_d/I_c. Однако отношение I_d/I_c не может быть увеличена до бесконечности, поскольку от него также зависет разрешаюшая способность измерения.

На русунке 4 приведен макет системы ФАПЧ и схемы измерителя джиттера. В нижнем правом угле находится конденсатор, которое занимает относительно большое место. В общем макет схемы достаточно компактен.

Мы представили разработку ПНВ и продемонстрировали его применение для измерения джиттера системы ФАПЧ. Заряжая и разряжая один и тот же конденсатор мы избегли необходимости использования высокоточных конденсаторов, что почти. не реализуема. Также такой подход является эффективным, поскольку она исключает утомительный процесс настройки конденсаторов. Более того ПВН не нуждается в синхронизации. Заметим, что частота синхросигнала, как минимум, должен быть на порядок больше частоты измеряемого сигнала, а использование ПВН позволила нам использовать сигнал частота, которого на порядок меньше нежели джиттер.

[1] International Technology Roadmap for Semiconductors [Online]. Available: http://public.itrs.net/Files/2001ITRS/Home.htm

[2] A. Rothermel and F. Dell’ova, “Analog phase measuring circuit for digital CMOS ICs,” IEEE J. Solid-State Circuits, vol. 28, pp. 53–856, July 1993.

[3] P. Chen and S.-I. Liu, “A cyclic CMOS time-to-digital converter with deep sub-nanosecond resolution,” in IEEE Custom IC Conf., 1999, pp. 605–608.

[4] E. Raisanen-Ruotsalainen, T. Rahkonen, and J. Kostamovara, “An integrated time-to-digital converter with 30-ps single-shot precision,” IEEE J. Solid-State Circuits, vol. 35, pp. 1507–1510, Oct. 2000.