Лещенко Сергей Александрович

Факультет компьютерных наук и технологий

Кафедра компьютерной инженерии

Специальность «Компьютерные системы и сети»

Разработка методов и средств обнаружения и устранения сбойных тестовых векторов цифровых устройств

Научный руководитель: к.т.н., доцент кафедры КИ Зинченко Ю.Е.

Реферат по теме выпускной работы

«Разработка методов и средств обнаружения и устранения сбойных тестовых векторов цифровых устройств»

Актуальность работы

Одной из основных проблем при синтезе тестов и особенно при псевдослучайном генерировании является анализ сбойных состояний [7], к которым тесты могут приводить. Частично эта проблема решается для некоторых типов сбоев [6], в таких системах как PSpice и их подобным, однако многие сбойные ситуации остаются нераспознанными. Таким образом сгенерированные тестировые вектора для диагностики печатных плат зачастую оказываются некорректными, что вызывает сбои на практике.

Наиболее сложными объектами диагностики(ОД), как известно, являются асинхронные логические схемы [8]. В данной работе, как альтернатива традиционному подходу анализа сбойных ситуаций асинхронных последовательностных схем предлагается подход анализа и устранения гонок сигналов триггерных элементов в системе автоматизированного проектирования(САПР) ORCAD 10.0.

В связи с тем, что при синтезе тестов для диагностики печатных плат основная проблема заключается в анализе сбойных состояний, являются актуальными исследования по генерации корректных тестовых векторов благодаря построению ловушек для предотвращения сбойных ситуаций [9].

Цель и задачи

Целью работы является генерация псевдослучайных тестов цифровых типовых элементов замены (ТЕЗ), не содержащих сбойных участков. Для реализации поставленной цели в работе решаются следующие задачи :

• разработка алгоритма поиска триггерных элементов цифровых устройств(ЦУ) на основе исходного описания ОД в общем уровне и в формате EDIF, в частности;
• построение логических моделей заглушек для каждого триггерного элемента и включение их в общую модель объекта диагностики;
• разработка подсистемы анализа сбойных ситуаций ТЕЗ на базе САПР ORCAD с использованием языка описания аналого-цифровых устройств PSpice;
• экспериментальные исследования построения тестов ТЕЗ специализированного радиотехнического комплекса с использованием САПР-Т Adaptive PRTG-LAN и подсистемы анализа сбойных ситуаций.

Научная новизна и практические результаты

В работе предложен подход анализа сбойных ситуаций ЦУ путем моделирования ОД совместно с моделями логических ловушек сбоев, предварительно построенных для триггерных элементов ОД.

Практическая ценность заключается в том, что с помощью предложенного подхода могут быть построены псевдослучайные тесты, не приводящие к сбоям ЦУ.

Реализованную подсистему анализа сбойных ситуаций ТЕЗ можно будет использовать:

• в качестве синтеза корректных тестовых векторов;
• в учебном процессе при выполнении лабораторных работ;
• на предприятиях, которые занимаются построением тестов для типовых элементов замены.

Апробация работы

Работа докладывалась на V международной научно-технической конференции студентов, аспирантов и молодых ученых «Информатика и компьютерные технологии – 2009» (секция «Проектирование ЭВМ и цифровых устройств, FPGA-технологии»).

Основное содержание работы

Математическое моделирование как метод автоматизированного проектирования вычислительных устройств

Наиболее эффективным способом исследования работоспособности сложного вычислительного устройства является его моделирование. Основными способами автоматизированного исследования работоспособности вычислительных устройств являются следующие:

• макетирование;
• физическое моделирование;
• аналитическое моделирование;
• математическое моделирование.

Неавтоматизированный расчет по заранее известным формулам или расчет по аналитическим выражениям выполняется с помощью формул, связывающих выходные параметры интегральных схем с внутренними параметрами, то есть параметрами их отдельных компонентов. При этом делаются значительные упрощения.

Основные недостатки данного метода проектирования больших интегральных схем(БИС) — высокая трудоемкость вывода формул и низкая точность расчетов [1]. Основное достоинство — доступность.

Физическое моделирование представляет собой исследование объектов одной физической природы с помощью объектов, имеющих другую физическую природу, но при этом одинаковое с исследуемыми объектами математическое описание. В основе физического моделирования лежит обычно принцип электрофизических аналогий.

Физическое моделирование при проектировании БИС используется редко. Оно может применяться для изучения сопутствующих работе схем, например, тепловых процессов, математическое моделирование которых слишком сложно и трудоемко.

Натурное макетирование — один из наиболее старых способов проектирования радиоэлектронной аппаратуры(РЭА) [3]. Его главное достоинство — максимальная достоверность результатов, обусловленная работой с реальными схемами, а не их приближенными моделями. Кроме того, макетирование характеризуется наглядностью получаемых результатов. В то же время макетирование имеет ряд крупных недостатков. Основные из них — высокая стоимость, длительность создания макета, ограничение возможности макетирования.

Метод моделирования на компьютере предполагает использование в качестве объекта отладки программной модели проектируемой системы. Этот метод является универсальным, так как модель может быть получена для вычислительной системы любой структуры и архитектуры. Наиболее широко применяемым методом проектирования является математическое моделирование.

Автоматизированное проектирование включает решение задач расчета, анализа, оптимизации и синтеза. Эти задачи называются проектными процедурами и имеют следующее содержание:

• расчет — определение выходных параметров и характеристик устройства при неизменных значениях его внутренних параметров и постоянной структуре;
• анализ — определение изменения выходных параметров и характеристик устройства в зависимости от изменения его внутренних и выходных параметров. В автоматизированном проектировании задача расчета часто называется одновариантным анализом, а задача синтеза — многовариантным анализом;
• оптимизация — определение наилучших в том или ином смысле значений выходных параметров и характеристик путем целенаправленного изменения внутренних параметров устройства. Это является содержанием параметрической оптимизации. Оптимизация структуры устройства является содержанием структурной оптимизации. Внутренние параметры, за счет изменения которых выполняется параметрическая оптимизация, называются варьируемыми. Способ изменения варьируемых параметров определяется конкретным алгоритмом оптимизации.

Под математическим моделированием обычно понимается составление математической модели устройства и ее использованием на электронной вычислительной машине(ЭВМ) в процедурах расчета, анализа, оптимизации и синтеза. Моделирование на ЭВМ имеет следующие преимущества:

• В задачах расчета с помощью модели можно найти выходные параметры схем или их характеристики, которые нельзя непосредственно измерить на макете из-за недоступности точек измерения, что особенно характерно для интегральных схем.
• В задачах анализа моделирование позволяет проанализировать выходные параметры и характеристики схемы в предельных и запредельных режимах, физическая реализация которых опасна для макета. Кроме того, моделирование позволяет достаточно точно выполнить анализ различных экстремальных и статистических характеристик схемы без запуска ее в серию, анализ воздействия на схему внешних условий без реальных климатических и других испытаний, анализ нереализуемых на макете зависимостей выходных параметров схемы от внутренних, например, зависимостей выходных параметров БИС от внутренних параметров элементов, что дает возможности иметь высокое качество проектирования [4].
• В задачах оптимизации возможности макета ограничены небольшим числом регулировочных элементов. При моделировании можно варьировать любыми управляемыми параметрами, добиваясь максимального улучшения выходных параметров.
• Роль моделирования в задачах синтеза состоит в проверке правильности функционирования синтезируемых схем путем расчета их математических моделей [2]. С помощью моделирования это можно сделать гораздо быстрее, чем выполнить макетирование каждой синтезированной схемы.

Недостатком метода моделирования является меньшее относительно макета быстродействие программной модели отлаживаемой системы. Так, при моделировании на уровне системы команд на эмуляцию одной команды микропроцессорной системы приходится от нескольких десятков до нескольких сотен команд инструментальной ЭВМ. При функционально-логическом моделировании системы на уровне БИС затраты машинного времени, как правило, еще больше.

Тем не менее, использование машинных моделей микропроцессорных систем в качестве объекта отладки весьма эффективно вследствие их универсальности относительно типа отлаживаемых систем, отсутствия необходимости изготовления макета, возможности параллельного анализа нескольких технических решений.

Таким образом, реальный процесс автоматизированного проектирования РЭА обычно состоит из двух этапов:

• Неавтоматизированного синтеза структуры и эскизного, обычно тоже неавтоматизированного, по упрощенным формулам расчета ее параметров с целью получения работоспособного варианта РЭА, который будет играть роль начального приближения. Следует отметить, что в настоящее время ведутся работы по автоматизации этого этапа проектирования.
• Доводки полученного варианта до кондиций, соответствующих техническому заданию (ТЗ) с помощью программ автоматизированного проектирования.

Для исследования работоспособности вычислительных устройств различной сложности средствами персонального компьютера применяют различные методы математического моделирования, которые подвержены классификации в зависимости от типа проектируемого устройства.

Для цифровых вычислительных устройств используются методы функционального моделирования (разбиение схемы на функциональные блоки), регистровых передач (детализация представления устройства не опускается ниже регистров, счетчиков и т.д.) и логического моделирования (детализация до уровня логических элементов).

Современные САПР, такие как OrCAD-10.0, PCAD-2006, MicroSIM, MicroCAP позволяют выполнять моделирование аналогово-цифровых устройств в одном сеансе. Для моделирования аналоговой части устройства применяются методы, связанные с решением систем обыкновенных дифференциальных уравнений, тогда как для цифровой части используются методы, ориентированные на моделирование стационарных процессов на уровне устойчивых состояний логического "нуля" и логической "единицы".

Использование логического моделирования в схемотехническом проектировании вычислительных устройств

Наиболее распространенным способом исследования работоспособности моделируемых цифровых устройств является логическое моделирование. Главной задачей логического моделирования является оценка качества предлагаемого варианта функциональной схемы проектируемого устройства. На первом этапе исследуется схема на соответствие заданным функциям без учета задержек сигналов, ограничений элементной базы и внешних условий. Подобная проверка не требует больших затрат машинного времени и позволяет выявить ошибки в структуре устройства, допущенные при его синтезе. Вторым этапом исследования является проверка работоспособности устройства с учетом задержек элементов, составляющих его структуру, и воздействий различных дестабилизирующих факторов. Этот анализ дает возможность выявить критические состязания сигналов, возникающие в асинхронных схемах [10], а так же причины других сбоев.

При логическом моделировании могут решаться задачи проверки логики работы схем, анализ переходных процессов, определение надежности работы схем в зависимости от разброса параметров комплектующих элементов, генерация тестов и т. д. В зависимости от поставленной задачи выбирается метод моделирования. Основными отличительными чертами методов являются: способ учета времени и распространения сигнала в схеме, способ кодирования сигналов, способ построения модели в компьютере, очередность моделирования элементов. В зависимости от способа учета времени распространения сигнала методы делятся на синхронный (без учета задержек в элементах схемы) и асинхронный (с учетом задержек). В зависимости от способа представления сигналов — на двоичный и многозначный (троичный, пятизначный и др.); по способу организации работы программы — на метод компиляции и метод интерполяции; по организации очередности моделирования — сквозной и событийный.

В логическом моделировании оперируют понятиями моделей элементов, которые представляют собой законченную часть логической схемы устройства, то есть отдельные комбинационные схемы типа И, ИЛИ, И-НЕ, ИЛИ-НЕ и т.п. или их более сложные комбинации. При этом используются функциональные модели элементов, то есть представление элементов в виде "черных ящиков", для которых связь между входными и выходными сигналами задается в виде булевых уравнений, таблиц истинности или описывается другими способами. Простейшие элементы, составляющие базу данных, используются для описания более сложных устройств.

В логическом моделировании принято представление сигналов в виде логических нулей и единиц. При этом за один из логических уровней принимается "0", а за другой "1". Также часто используется представление сигналов, обозначаемых "0", "1" и "X", где "0" и "1" имеют обычный смысл, а "X" обозначает либо переход из одного устойчивого состояния в другое, либо неопределенное состояние. При таких условиях осуществляется троичное моделирование. В системах более детального моделирования используется большее число символов для обозначения различных состояний элементов. Все эти способы представления логических сигналов относятся к, так называемому, многозначному представлению на уровне переключения. Вообще, можно отметить два основных типа интерпретации понятия "многозначность": многозначность по виду переключения логических сигналов и многозначность как квантование логического сигнала по уровню.

К первому типу можно отнести такие методы многозначной логики, которые основаны на использовании кроме значений "0" и "1" булевой алгебры различных представлений событийных сигналов :

• при трехзначном моделировании для представления значений величин сигналов берется множество L = {0, 1/2, 1} , где "0" и "1" интерпретируются так же, как и в булевой алгебре, а "1/2" используется для представления событийного (переходного) процесса. Значение "1/2" воспринимается логическим элементом либо как "0", либо как "1", то есть если некоторый сигнал изменяет свое значение, то в течение переходного процесса значение сигнала может восприниматься как "0" или как "1", поэтому при моделировании оно обозначается как "1/2", причем это обозначение надо рассматривать как единый символ;
• четырехзначная модель (алгебра Поста): "0", переходы "0 1" и "1 0", "1";
• пятизначная модель: "0", "0 1", "1 0", "1", "Х" — неопределенное значение;
• восьмизначная модель: "0", "1", чисто алгоритмические переходы "0 1" и "1 0", которые обозначаются специальными символами "+" и "-" соответственно, статические риски сбоя "S0" и "S1", динамические риски сбоя "D+" и "D-";
• девятизначная модель: к символам восьмизначной модели добавляется символ "неопределенное значение", под которым понимают случайное значение выхода RS-триггера, когда на его входах совершается переход от запрещенного набора к набору, соответствующему режиму хранения. Этот метод применяется для анализа на риски сбоя схем с памятью или с обратными связями.

Второй тип многозначности связан с квантованием сигнала по уровню, когда каждой определенной амплитуде сигнала между двумя устойчивыми состояниями логического "0" и "1" присваиваются определенные значения (например, в виде десятичного числа или двоичного кода). Существует также понятие о многозначности, связанное с работой многостабильных элементов, но здесь многозначность определяется технологией электронной реализации этих элементов, а не способом их логического моделирования. Кроме того, такие элементы в настоящее время имеют очень небольшое распространение.

Известно, что при моделировании сложных устройств всегда существует опасность появления временного рассогласования входных сигналов элемента, которое может привести к появлению ложного сигнала на выходе логического элемента, — динамические и статические риски сбоев [5]. Различные САПР в зависимости от заложенных в них методов моделирования по-разному индицируют появление такого рода ситуации. При этом двоичные методы моделирования оказываются несостоятельными при анализе не только динамических, но и статических рисков сбоев. В САПР, в которых реализована возможность использования многозначных моделей для представления сигналов первого типа, выполняется только индикация рисков сбоев.

Анализ сбойных состояний на основании PSpice-модели

Идею предлагаемого подхода можно описать с помощью так называемой «модели генерации корректных псевдослучайных тестов, приведенной на рисунке 1.

Рисунок 1 – Общая схема программной диагностики печатной платы (Анимация: объем — 32 КБ; размер — 360х335; количество кадров — 3; задержка между кадрами — 1 с; задержка между первым и последним кадрами — 3 с; количество циклов повторения — бесконечное.)

Схема включает генератор случайных или псевдослучайных тестов [11], объект диагностики (PSpice-модель) и схему анализа сбойный векторов. Генератор псевдослучайных тестов генерирует псевдослучайную последовательность входных сигналов. Значения сгенерированных сигналов подаются на PSpice-модель, которая на основании CAD-данных объекта диагностики определяет “корректность” подачи такой комбинации. В случае сбойной ситуации на генератор псевдослучайных тестов подается соответствующий сигнал возврата на несколько итераций назад для последующего моделирования. Схема анализа сбойных векторов служит для распознавания сбойных ситуаций, пропущенных программной средой для диагностики печатной платы.

Схема анализа сбойных векторов вычисляет сигнал ошибки E1 для возврата на этапе моделирования к предыдущему шагу, сигнал E2, который позволяет продолжить моделирование в случае особых ситуаций.

Таким образом, приведенная схема позволяет перехватить сбойные вектора сигналов, которые не распознает используемая модель PSpice, что исключает возникновение некорректных входных векторов в процессе случайной генерации тестов.

Рассмотрение сбоев в асинхронных последовательностных схемах

В схеме анализа сбойных векторов ловушки сбоев строятся в соответствии с триггерными элементами на основании CAD-данных объекта диагностики в системе автоматизированного проектирования ORCAD 10.0. Общая схема триггерного элемента, в котором могут возникнуть гонки сигналов, представлена на рисунке 2.

Рисунок 2 – Структурная схема RS-подобного триггерного элемента

Анализ сбойной ситуации происходит на основании внешних воздействий на входах схемы. В результате строится ловушка сбоя, которая в случае “некорректной” комбинации формирует сигналы E1 и E2, что вызывают возврат на несколько итераций для последующего моделирования.

Гонки сигналов начинаются в случае перехода из запрещенной комбинации в режим хранения. Ловушка отлавливает такую ситуацию и формирует управляющее воздействие на генератор псевдослучайных тестов.

Заключение

Таким образом в работе были рассмотрены основные способы автоматизированного исследования работоспособности вычислительных устройств. К данному моменту отлажена программа построения ловушек на основании CAD-данных объекта диагностики в среде моделирования ORCAD 10.0 и ведутся работы по назначению временных задержек схеме ловушек согласно задержкам микросхем ОД.

Список литературы

1. Мангир Т.Э. Источники отказов и повышение выхода годных СБИС. ТИИЭР. – 1984. – т. 72, № 6. – С. 35 – 56.
   
   
2. Горяшко А.П. Синтез диагностируемых схем вычислительных устройств. М.: Наука., 1987. – 288 с.
   
   
3. Давыдов П.С. Техническая диагностика радиоэлектронных устройств и систем. — Г.: Радио и связь, 1988. — 256 с.
   
   
4. Ефимов И.Е., Горбунов Ю.И., Козырь И.Я. Микроэлектроника. Проектирование, виды микросхем, функциональная электроника. – М.: Высшая школа, 1987. – 416 с.
   
   
5. Digital Failure Rate Data Book. 1981, Rome Air Development Center, MDR-17.
   
   
6. Скачков С. А., Клюев А. В. Аналитическая модель механизма возникновения аппаратных сбоев цифровых устройств// Материалы Международного форума по проблемам науки, техники и образования. М., 2008. с. 27–29.
   
   
7. Немолочнов О.Ф., Зыков А.Г., Лаздин А.В., Поляков В.И. Верификация в исследовательских, учебных и промышленных системах // Научно-технический вестник СПбГУ ИТМО. Выпуск 11. Актуальные проблемы анализа и синтеза сложных технических систем. — СПб.: СПбГУ ИТМО, 2003. С.146–151.
   
   
8. Немолочнов О.Ф. Щупак Ю.А. Модель функциональных неисправностей для автоматного представления первичных элементов логической схемы // Автоматика и телемеханика. 1993. №5. С. 167–-179.
   
   
9. Чжен Г., Меннинг Е., Метц Г. Диагностика отказов цифровых вычислительных систем. М.: Мир, 1972.
   
   
10. Huffman D. The design and use of hazard tree switching network // J. Of ACM. 1957. V. 4. №1. Р. 37–40.
    
    
11. Маринец Е.Н. Исследование эффективности генерации тестов аналого-цифровых ТЭЗ специализированного радиотехнического комплекса /Маринец Е.Н. Автореферат. http://masters.donntu.ru/2007/fvti/marinets/diss/autoreferat.htm

Примечание

При написании данного автореферата квалификационная работа магистра еще не завершена. Дата окончательного завершения работы: 1 декабря 2010 г. Полный текст работы и материалы по теме работы могут быть получены у автора или его научного руководителя после указанной даты.