

**Міністерство освіти і науки України
Вінницький національний технічний університет**

Т. Б. Мартинюк, А. В. Кожем'яко

**СИСТОЛІЧНІ СТРУКТУРИ ДЛЯ БАГАТООПЕРАНДНОЇ
ОБРОБКИ ВЕКТОРНИХ ДАНИХ**

Монографія

**УНІВЕРСУМ - Вінниця
2008**

УДК 681.325

М 29

Рецензенти:

А. М. Петух, доктор технічних наук, професор

Л. І. Тимченко, доктор технічних наук, професор

Рекомендовано до друку Вченою радою Вінницького національного технічного університету Міністерства освіти і науки України (протокол № 6 від 29.11.2007 р.)

Мартинюк Т. Б., Кожем'яко А. В.

М 29 Систолічні структури для багатооперандної обробки векторних даних. Монографія. – Вінниця: УНІВЕРСУМ-Вінниця, 2007. – 116 с.

ISBN 978-966-641-270-9

Монографія присвячена розробці нових та вдосконаленню відомих методів та засобів багатооперандної обробки векторних масивів для реалізації на систолічних структурах і містить необхідні відомості щодо дослідження функціональних можливостей та ефективності алгоритмів обробки за методом різницевого зрізів, а також аналіз особливостей канонічного відображення рекурсивних алгоритмів на матричні структури і синтезу систолічних процесорів з орієнтацією на програмовані логічні інтегральні схеми.

Монографія розрахована на наукових та інженерно-технічних працівників, викладачів та співробітників, які займаються розробкою та вдосконаленням паралельних методів та засобів обробки векторних масивів даних.

УДК 681.325

ISBN 978-966-641-270-9

© Т. Мартинюк, А. Кожем'яко, 2008

З М І С Т

ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ.....	5
ВСТУП	6
РОЗДІЛ 1. АНАЛІЗ МЕТОДІВ ТА ЗАСОБІВ	
БАГАТООПЕРАНДНОЇ ОБРОБКИ МАСИВІВ ДАНИХ	11
1.1 Особливості багатоперандної обробки даних	11
1.2 Аналіз методів паралельного підсумовування масивів чисел 16	
1.3 Особливості та перспективи систолічних структур.....	27
1.4 Аналіз методів відображення алгоритмів на матричні структури	35
1.5 Вибір та обґрунтування критерію ефективності конвеєрних структур	40
1.6 Висновки	43
РОЗДІЛ 2. МЕТОДИ ТА ЗАСОБИ БАГАТООПЕРАНДНОЇ	
ОБРОБКИ ВЕКТОРНИХ ДАНИХ.....	44
2.1 Алгоритми підсумовування на базі формування різнице- вих зрізів	44
2.2 Алгоритм багатоперандної обробки векторних даних на базі різницевих зрізів.....	53
2.3 Аналіз методів багатоперандної обробки даних	60
2.4 Відображення алгоритмів на базі різницевих зрізів на систолічні структури	62
2.5 Висновки	71
РОЗДІЛ 3. СТРУКТУРНА ОРГАНІЗАЦІЯ СИСТОЛІЧНИХ	
ПРОЦЕСОРІВ ДЛЯ БАГАТООПЕРАНДНОЇ ОБРОБКИ	
ВЕКТОРНИХ ДАНИХ	72
3.1 Організація обчислювальних комірок для систолічних процесорів.....	72
3.1.1 Систолічний процесор для багатоперандного підсу- мовування	72
3.1.2 Систолічний процесор для багатоперандної обробки масиву чисел.....	75

3.3.3 Систолічний процесор з розширеними функціональними можливостями	77
3.1.4 Систолічний процесор для сортування елементів масиву чисел.....	80
3.2 Моделювання конвексного процесу багатооперандної обробки масиву чисел	83
3.3 Висновки.....	86

РОЗДІЛ 4. ДОСЛІДЖЕННЯ АСПЕКТІВ ТЕХНІЧНОЇ РЕАЛІЗАЦІЇ СИСТОЛІЧНИХ ПРОЦЕСОРІВ ДЛЯ БАГАТООПЕРАНДНОЇ ОБРОБКИ ВЕКТОРНИХ ДАНИХ	87
4.1 Обґрунтування вибору елементної бази для систолічного масиву	87
4.2 Особливості САПР для проектування систолічних процесорів.....	97
4.3 Проектування систолічного процесора для багатооперандної обробки векторних даних	99
4.4 Аналіз результатів імітаційного моделювання.....	101
4.5 Висновки	102
ВИСНОВКИ	103
ЛІТЕРАТУРА	105

ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ

АЗП	– асоціативний запам'ятовувальний пристрій
АОП	– алгоритм одиночних присвоювань
БВОС	– багатовхідний однорозрядний суматор
В	– вентиль
ВІС	– велика інтегральна схема
ГЗ	– граф залежностей
ГП	– групове підсумовування
ГПС	– граф потоку сигналів
ЗП	– запам'ятовувальний пристрій
КП	– керувальний пристрій
Лч	– лічильник
ЛЧК	– логіко-часовий код
МВР	– мова високого рівня
НВІС	– надвелика інтегральна схема
ОЗП	– оперативний запам'ятовувальний пристрій
ОМ	– обчислювальна мережа
ОП	– одноктактний помножувач
ОСм	– однорозрядний комбінаційний суматор
ПЕ	– процесорний елемент
ПЕОМ	– паралельна електронна обчислювальна машина
ПЗП	– постійний запам'ятовувальний пристрій
ПЛІС	– програмована логічна інтегральна схема
Рг	– регістр
РЗ	– різницевий зріз
РІА	– регулярний ітераційний алгоритм
РІМ	– регулярна ітераційна матриця
РФГ	– решітчастий функціональний граф
См	– суматор
ЦДЗ	– цифрова двовимірна згортка
МАС	– multiplier-and-accumulator, помножувач з накопиченням

ВСТУП

Один з основних чинників, що визначають розвиток обчислювальної техніки – це висока продуктивність. Найбільш перспективним і динамічним напрямком збільшення ефективності реалізації більшості задач є організація паралельної обробки інформації. Серед різноманітності способів розпаралелювання слід виділити [1]: поєднання в часі різних етапів різних задач (мультипрограмна обробка інформації); одночасне розв'язання різних задач чи частин однієї задачі (можливий тільки за наявності кількох пристроїв обробки); конвеєрну обробку інформації.

До широкого класу систем і структур, які використовують загальновідомі принципи паралелізму обробки інформації, варто віднести такі: векторно-конвеєрні, масивно-паралельні, матричні, комп'ютери з широким командним словом, систолічні масиви, гіперкуби, спецпроцесори і мультипроцесори, ієрархічні та кластерні комп'ютери, dataflow, суперскалярні, мультиконтекстні процесори, процесори із суперспекулятивною архітектурою тощо [2,3].

Відомо, що для ефективності реалізації широкого класу алгоритмів, які базуються на множині операцій над матрицями, немає альтернативи сітьовим обчислювальним структурам з локальними зв'язками, тобто систолічним і хвильовим матрицям [4]. Незважаючи на значну вартість спеціалізованих апаратних рішень, застосування систолічної архітектури є одним з найефективніших методів розв'язання спеціалізованих задач, оскільки забезпечує на конкретній задачі швидкодію, недосяжну для більшості мікропроцесорних архітектур. Значне здешевлення програмованих логічних матриць фактично усуває економічну складову питання і підвищує інтерес до застосування систолічних структур у складних обчислювальних задачах. Отже, особливістю систолічних систем є те, що вони належать до спеціалізованих обчислювачів і мають такі властивості, як модульність і регулярність структури, локальність зв'язаності, часова локальність, конвеєрність і синхронність мультиобробки даних [5].

Сучасне трактування такої процедури, як обробка інформації, тісно пов'язане з визначенням особливостей людського сприйняття, аналізу та розпізнавання інформації, зокрема, паралельного введення і обробки масивів даних як образів. Саме в цьому контексті знаходження спільних значущих елементів (символів) у масиві введеної інфор-

мації може бути вирішальним кроком у підвищенні паралелізму процедури обробки. При цьому за спільну ознаку тут можна використувати загальну складову всіх операндів, що дозволяє перейти до нових принципів обробки, які мають такі властивості, як функціональна гнучкість та багатооперандність. Як приклад реалізації цього концептуального положення можна розглядати спосіб паралельного підсумовування чисел, який полягає у виділенні загальної складової всіх доданків і формуванні відповідних різницевих зрізів у процесі циклічної реалізації алгоритму обробки [6-8].

Реалізація даного способу багатооперандної обробки числових масивів на систолічних структурах дозволить збільшити ефективність методів та алгоритмів нейрообчислень, паралельно-ієрархічного перетворення, мережових методів попередньої обробки зображень, а в поєднанні з відомими перевагами обробки даних на систолічних структурах розробити апаратні засоби спеціалізованих образних комп'ютерів.

В основі досліджень лежить вдосконалення відомого способу паралельного додавання тривалостей групи часових інтервалів, який був розроблений проф. Кожем'яко В.П. Дослідження і використання цього способу залишаються актуальними і на сьогоднішній день, оскільки він може бути використаний не тільки для обробки аналогових сигналів [9,10], які представлено у вигляді тривалостей часових інтервалів, але й для обробки інформації у цифровому вигляді [11]. Крім того, багаточисленні проведені дослідження показали, що цей спосіб має ряд властивостей, які дозволяють ефективно використовувати його при моделюванні нейроподібних структур [12-17].

У першому розділі проведено аналіз методів та засобів багатооперандної обробки векторних масивів даних. Розглянуто основні типи існуючих систолічних структур, їх особливості та перспективи створення новітніх обчислювачів на їх основі. Проаналізовано методи відображення алгоритмів на матричні структури.

В результаті аналізу особливостей багатооперандної обробки даних показано, що реалізація оператора групового підсумовування (ГП) є важливою задачею, особливо в таких перспективних напрямках наукових досліджень і прикладних впроваджень, як аналіз та обробка сигналів і зображень, розпізнавання образів, створення та моделювання нейромереж із вдосконаленими можливостями [18-21].

Аналіз методів паралельного підсумовування показав можливість та ефективність реалізації алгоритмів паралельного підсумову-

вання масиву даних за конвеєрним принципом на матричних структурах і дозволив визначити метод різницевих зрізів (РЗ), як альтернативний по відношенню до відомих способів обчислення оператора ГП [22, 23].

Розгляд особливостей систолічних структур, що являють собою паралельні матриці зі специфічною конвеєрною обробкою потоків даних, показав їх перспективність для створення новітніх нейромереж [24, 25]. Це можливо за рахунок використання їх переваг, серед яких: проста і регулярна структура; "ритмічні", послідовні обчислення в систолах; можливість модульного розширення структури. Крім того, систолічні структури ефективно використовують смугу пропускання каналів доступу до пам'яті.

Проведений аналіз методів відображення алгоритмів на систолічні структури, які враховують конвеєрний характер виконання операторів у процесорах, показав, що можливо досягти адекватності відображення як математичних та оброблювальних властивостей алгоритму, так і його просторово-часових характеристик, що забезпечує отримання систолічних версій для більшості паралельних алгоритмів обробки сигналів і зображень, лінійної алгебри і багатьох інших. Проведено обґрунтування та зроблено вибір критерію ефективності конвеєрних структур у вигляді коефіцієнта узгодження, який враховує взаємозв'язок між паралелізмом задачі та організацією структури, що її реалізує.

У другому розділі розглянуто алгоритми багатооперандної обробки векторних даних. Показано, що найважливішою особливістю алгоритмів багатооперандної обробки є можливість виконання матричних перетворень в процесі обчислення операндів або, іншими словами, зведення операції групового підсумовування до базових матричних операцій, що, по-перше, збільшує функціональні можливості обробки, а по-друге, відкриває перспективу реалізації цих операцій на ітеративних мережах і, зокрема, на систолічних структурах.

Проведений аналіз алгоритмів багатооперандної обробки даних довів належність алгоритму підсумовування на базі РЗ до класу регулярних ітераційних алгоритмів, що забезпечує його ефективну реалізацію на систолічних структурах [26, 27].

Виділення в алгоритмах обробки даних за методом РЗ трьох базових алгоритмів, для яких існує можливість сумісного виконання, дозволяє у процесі першого етапу канонічного відображення їх на ма-

тричні структури отримати три варіанти графів залежностей (ГЗ), а також деталізувати структуру вузла ГЗ для алгоритму багатооперандного підсумовування і узагальненого алгоритму багатооперандної обробки масиву чисел, який містить ще й алгоритм відновлення початкового масиву даних.

В результаті другого етапу канонічного відображення отримано три варіанти підсумкового графу потоків сигналів (ГПС) для алгоритму багатооперандного підсумовування і узагальненого алгоритму багатооперандної обробки масиву чисел і обрано серед них оптимальний з урахуванням кількості глобальних і локальних зв'язків між вузлами.

У **третьому розділі** представлено структурну організацію систолічних процесорів для багатооперандної обробки векторних даних.

Дослідження алгоритмів багатооперандної обробки векторних даних на базі РЗ показало, що вони забезпечують широкі функціональні можливості обробки за рахунок одночасного виконання підсумовування та сортування елементів масиву даних з використанням матриці бінарних ознак, а також можливості відновлення початкового векторного масиву. Процес багатооперандної обробки за методом РЗ має ітераційний характер, оскільки сформований у j -му циклі різницевий зріз є вхідним векторним масивом для наступного $(j+1)$ -го циклу.

Використання векторного-матричного представлення і обробки масивів даних дозволяє перейти до процедури відображення алгоритму підсумовування на базі РЗ на регулярні матричні структури, оскільки існує можливість записати всі використовувані змінні у кожній точці індексного простору у вигляді локально рекурсивних виразів [28, 29].

В результаті поетапного застосування канонічної методики відображення на систолічні структури алгоритмів на базі РЗ були запропоновані схемні рішення обчислювальних комірок систолічних процесорів [30, 31].

Доведено, що часові параметри при обробці за методом РЗ мають нефіксований характер на відміну від алгоритму рекурсивного подвоєння, для якого $N=O(\log_2 n)$, де N – кількість циклів обробки.

Аналіз обчислювального процесу в систолічних процесорах показав, що він має конвеєрний характер, при цьому забезпечується ритмічна робота і повне завантаження всіх операційних і логічних вузлів комірок [32].

У **четвертому розділі** проведено дослідження аспектів реалізації систолічних процесорів для багатооперандної обробки векторних даних на базі ПЛІС. Аналіз особливостей САПР для проектування систолічних процесорів показав, що серед двох відомих фірм – виробників

ПЛІС Altera і Xilinx перевагу слід віддати Altera, оскільки в наявності є безкоштовний повнофункціональний САПР MAX+PLUS II BASELINE. Серед існуючих сімейств фірми Altera можна виділити сімейство FLEX10K через його відмінність, яка полягає в наявності модулів пам'яті загальною ємністю до 24 Кбіт, використання якої не веде до зменшення доступних розробникові логічних ресурсів (логічних елементів), а також сімейство ACEX 1K, яке є варіантом мікросхем FLEX 10K/KE [33].

Промодельовано із застосуванням САПР MAX+PLUS II схему розробленого пристрою. Результати моделювання підтверджують можливість реалізації запропонованих структур систолических процесорів на ПЛІС у вигляді мікросхеми багатовхідного суматора з розширеними функціональними можливостями з орієнтовною кількістю інформаційних входів від 20 до 60 в залежності від характеристик конкретних сімейств ПЛІС.

Окремі теоретичні результати роботи впроваджено у навчальний процес по викладанню дисципліни "Нові інформаційні технології обробки, аналізу та розпізнавання зображень" на кафедрі лазерної та оптоелектронної техніки Вінницького національного технічного університету.

Монографія розрахована на наукових та інженерно-технічних працівників у галузі обчислювальної техніки, паралельної обробки сигналів і зображень, а також на студентів і аспірантів відповідних спеціальностей.

Автори висловлюють щире подяку академіку, проф. Б.І. Мокіну за підтримку і конструктивні поради, проф. В.П. Кожем'яці, проф. В.М. Локазюку, проф. Р. О. Ткаченку, проф. А.М. Пегуху, проф. Л.І. Тимченку за плідне обговорення результатів та допомогу в процесі роботи над монографією.

ВИСНОВКИ

1. З урахуванням часових та апаратних витрат оцінено ефективність, прискорення, ширину та глибину паралелізму всіх відомих способів обчислення оператора ГП, що дозволило визначити найефективніші серед них. Доведено із застосуванням алгоритму Винограда і понять еквівалентних арифметичних виразів, що алгоритм підсумовування на базі РЗ є альтернативним паралельним способом по відношенню до відомого паралельного способу обчислення оператора ГП, а саме, алгоритму рекурсивного подвоєння.

2. Вдосконалено метод паралельного підсумовування елементів векторного масиву даних за рахунок формування в процесі обробки різницевих зрізів двох матриць бінарних ознак і вектора мінімальних значень елементів РЗ. Це забезпечує розширені функціональні можливості багатооперандної обробки, оскільки існує можливість не тільки відновлення елементів вхідного масиву, але й одночасного виконання разом із підсумовуванням сортування елементів масиву.

3. В результаті аналізу алгоритмів багатооперандної обробки даних доведено належність алгоритму підсумовування на базі РЗ до класу регулярних ітераційних алгоритмів, що забезпечує його ефективну реалізацію на систолічних структурах. Доведено ефективність з використанням коефіцієнта узгодження пари „структура-алгоритм” алгоритму підсумовування на базі РЗ у порівнянні з алгоритмом рекурсивного подвоєння, показано необхідність врахування кількості алгоритмів, реалізованих одночасно на конкретній структурі.

4. Адаптовано метод відображення ітераційних алгоритмів на систолічні структури з врахуванням особливостей паралельної обробки масивів даних за методом РЗ, а саме, виділення трьох базових алгоритмів, для яких існує можливість сумісного виконання. Це дозволяє зменшити трудомісткість структурного синтезу за рахунок формалізації процесу проектування і вибору оптимальних варіантів систолічних масивів.

5. Запропоновано схемні рішення обчислювальних комірок для систолічних процесорів з розширеними функціональними можливостями, які мають регулярну структуру і організацію потоків даних, що забезпечує простоту керування і можливість модульного розширення. Можливість переналаштування обчислювальних комірок систолічних процесорів збільшує коло прикладних задач, для яких вони можуть бути використані. Проаналізовано обчислювальний процес в систолічних процесорах, який має конвейєрний характер, що забезпечує функціонування з повним завантаженням всіх операційних

і логічних вузлів комірок.

6. Виконано „розміщення” запропонованих структур систолічних процесорів для багатоперандної обробки векторних даних у ПЛІС, що дозволяє отримати мікросхему багатовхідного суматора з регулярною структурою і розширеними функціональними можливостями за рахунок одночасного виконання багатоперандного підсумовування, формування локального порогу обробки, сортування, а також відновлення елементів вхідного масиву даних. Це забезпечує її ефективне використання в системах обробки і аналізу сигналів і зображень, розпізнавання образів і керування промисловими роботами.

7. Аналіз результатів моделювання структур систолічних процесорів на ПЛІС показав, що існує можливість їх реалізації у вигляді мікросхеми багатовхідного суматора з орієнтовною кількістю інформаційних входів від 20 до 60 в залежності від характеристик конкретних сімейств ПЛІС. Апаратна реалізація арифметично-логічних операцій значно скорочує час обробки, що забезпечує ефективне використання запропонованого багатовхідного суматора для обробки зображень і сигналів в реальному часі, де необхідний час відгуку повинен складати мілісекунди і менше.

ЛІТЕРАТУРА

1. Ларионов А.М. Майоров С.А., Новиков Г.И. Вычислительные комплексы, системы и сети: Учебник для вузов. – Л.: Энергоатомиздат. Ленингр. отд-ние, 1987. – 288 с.
2. Воеводин Вл.В., Капитонова А.П. Методы описания и классификации архитектур вычислительных систем. –М.: Изд-во Московского университета, 1994.- 79 с.
3. Митропольский Ю.И. Суперкомпьютеры и микропроцессоры. Приоритеты исследований и разработок // Электроника: Наука. Технология. Бизнес. - 2000.-№2.-С.18-21.
4. Каневский Ю.С. Системные процессоры.-К.: Техніка, 1991.-173 с.
5. Кун С. Матричные процессоры на СБИС: Пер. с англ.-М.: Мир, 1991.- 672 с.
6. Timchenko L., Martynyuk T., Zagorujko L., Gertsy A., Kozhemyako A. Mathematical model of algorithm of parallel information processing // Вимірювальна та обчислювальна техніка в технологічних процесах.-1998.-№2.-С.178-181.
7. Timchenko L., Grudin M., Martynyuk T., Kozhemyako A.Parallel transformation // УСiМ.-1999.-№5.-С.93-95.
8. Тимченко Л.І., Мартинюк Т.Б., Загоруйко Л.В., Герций О.Л., Кожем'яко А.В. Математична модель алгоритму паралельної обробки інформації // Вимірювальна та обчислювальна техніка в технологічних процесах. Збірник наукових праць (випуск №1(1998)).-Хмельницький: НВП "Еврика" ТОВ, 1998.-С.55-60.
9. Патент 2178915 РФ, G06K9/66, G06F15/18. Способ глаз-процессорной обработки изображений и оптико-электрическое устройство для его реализации: Патент 2178915 РФ, G06K9/66, G06F15/18 / В.П. Кожемяко, С.В.Павлов, Е.И.Понура, Р. Р. Хамди (RU), А.В. Кожемяко, О.В. Кожемяко. – № 98113270/09; Заявлено 03.07.1998; Опубл. 27.01.2002; Бюл.№3.- 24 с.
10. Патент 52616 України, G06G7/14, G06K9/00. Спосіб розпізнавання зображень з око-процесорним виділенням визначників та пристрій для його здійснення: Патент 52616 України, G06G7/14, G06K9/00 / В.П. Кожем'яко, С.В.Павлов, О.І. Понура, Рами Р. Хамди (RU), А.В. Кожем'яко, О.В. Кожем'яко. - №98031282; Заявлено 12.03.1998; Опубл. 15.01.2003; Державне патентне відомство.- Бюл. №1. - 24 с.
11. Мартинюк Т.Б., Аль-Хияри М.М., Кожемяко А.В. Совместимость ассоциативной и многооперандной обработки массива

чисел // Вимірювальна та обчислювальна техніка в технологічних процесах. Збірник наукових праць (випуск №3(1999)).-Хмельницький: ТУП,1999.-С.24-28.

12. Куперштейн Л.М., Кожем'яко А.В. Модель формального нейрона з використанням принципу різницевого зрізів // Вісник ВПІ.-2003.-№6.- С. 284-287.

13. Натрошвили О.Г., Мартинюк Т.Б., Кожем'яко А.В. Модель простішого нейрона на базі концепції різницевого зрізів // Second International Scientific Conference on Optoelectronic Information Technologies "PHOTONICS-ODS 2002": Тез. докл.-Вінниця: "Універсум-Вінниця", 2002.-С. 23.

14. Мартинюк Т.Б., Буда А.Г., Кожем'яко А.В., Васильєва Т.М., Козлова В.І. Математична модель нейрона на принципах паралельної порогової обробки інформації // Праці 5-ої Всеукраїнської міжнародної конференції УкрОбраз'2000.-Київ, 2000. - С. 191-192.

15. Кожем'яко А.В., Куперштейн Л.М. Новий підхід до моделювання формального нейрона // „Комп'ютери. Програми.Інтернет.2003”: Збірник тез доповідей.-Київ:НТУУ „КПІ”, 2003.-С. 37-38.

16. Мартинюк Т.Б., Хом'юк В.В., Кожем'яко А.В., Фофанова Н.В, Мартинюк О.Б. Сортувальна нейроподібна мережа // Праці 6-ої Всеукраїнської міжнародної конференції УкрОбраз'2002.-Київ, 2002. - С. 183-186.

17. Мартинюк Т.Б., Кожем'яко А.В., Пехан І.Л., Хом'юк В.В., Мартинюк О.Б. Нейроструктури та нейробчислення: застосування INTERNET // Праці 3-ої міжнародної конференції ІОН-2002.-Вінниця: УНІВЕРСУМ – Вінниця, 2002.-С.338-341.

18. Мартинюк Т.Б., Кожем'яко А.В., Хомчук М.А. Реалізація кореляційної обробки на матричних структурах // Вісник ВПІ.-1997.- №3-С. 33-38.

19. Martyniuk T., Kozhemiako A., Khomchuk M. Relief Determination of Correlation Function in Image Processing // Праці 3-ої всеукраїнської міжнародної конференції УкрОбраз'96.-Київ,1996. - С. 90-91.

20. Кожемяко А.В. Возможности реализации корреляционной обработки двумерных изображений // 1-й международный форум "Электроника и молодежь в XXI веке": Тез. докл.- Харьков: ХТУРЕ, 1997.-С. 116.

21. Мартинюк Т.Б., Лысенко Г.Л., Ткаченко В.А., Тужанський С.Е., Кожемяко А.В. Особенности реализации топологии связей в

матричному корреляторі // Теорія і практика побудови економіки: Збірник наукових праць.- Черкаси: ЧПІ, 2001.-С.240-244.

22. Мартинюк Т.Б., Аль-Хіярі М.М., Кожем'яко А.В. Аналіз математичних моделей оператора групового підсумовування // Вимірювальна та обчислювальна техніка в технологічних процесах.- 1999.-№1-С. 117-123.

23. Мартинюк Т.Б., Кожем'яко А.В. Реалізація концепції різницевих зрізів при обробленні зображень та розпізнаванні образів // Оптико-електронні інформаційно-енергетичні технології.-2001.-№1.-С.79-85.

24. Кожем'яко В.П., Мартинюк Т.Б., Кожем'яко А.В., Козлова В.І. Моделювання багатошарової нейронної мережі на принципах різницевих зрізів // Праці МІНМК „Комп'ютерне моделювання”.- Дніпродзержинськ, 2000.-С.109.

25. Kozhemiako A., Verbitsky I. The elaboration of the apparatus and model for parallel processing using difference slice method // International Conference on Optoelectronic Information Technologies “PHOTONICS-ODS 2000”: Тез. доп. - Вінниця: „УНІВЕРСУМ-Вінниця”, 2000.-С. 37.

26. Мартинюк Т.Б., Хомюк В.В., Кожем'яко А.В., Куперштейн Л.М. Систематичні структури для многооперандної обробки інформації // Матеріали VII Міжнародної науково-практичної конференції „Наука і освіта' 2004”. Т. 72. Сучасні інформаційні технології.- Дніпропетровськ: Наука і освіта, 2004.- С. 17-20.

27. Мартинюк Т., Буда А., Кожем'яко А. Математична модель систолічного алгоритму інтегральної операції // Матеріали четвертої міжнародної конференції "Контроль і управління в технічних системах" .-Вінниця, 1997.-С.129-133.

28. Мартинюк Т. Б., Васюра А.С., Кожем'яко А.В., Вербицький І.А. Відображення процесу обчислення оператора групового підсумовування на систолічні структури // Вісник ВПІ.-2003.-№3.-С.53-60.

29. Кожем'яко А.В. Особливості конвеєрного процесу підсумовування масиву чисел // Вісник ВПІ.-2000.-№6-С. 65-69.

30. Мартинюк Т.Б., Кожем'яко А.В., Куперштейн Л.М. Особливості реалізації ітераційних алгоритмів багатооперандної обробки на систолічних масивах // Оптико-електронні інформаційно-енергетичні технології.-2002.-№4.-С. 123 – 132.

31. Патент 46877 України, G06G7/14, G06F7/50. Конвеєрний підсумовуючий пристрій: Патент 46877 України, G06G7/14, G06F7/50 / Т.Б. Мартинюк, В.П.Кожем'яко, А.В.Кожем'яко, І.А.Вербицький,

- С.А. Василецкий.- №99063405; Заявлено 18.06.1999; Опубл. 17.06.2002; Державне патентне відомство.- Бюл. №6.- 8с.
32. Васюра А.С., Мартынюк Т. Б., Кожемяко А.В. Исследование процесса конвейерной обработки массива чисел // Оптико-електронні інформаційно-енергетичні технології.-2002.-№3.-С.85-94.
33. Мартынюк Т.Б., Кожемяко А.В., Вербицкий И.А., Фофанова Н.В. Реализация анализатора симметричности изображений в элементном базисе ПЛИС FLEX 10K // Вимірювальна та обчислювальна техніка в технологічних процесах (ВОТТП-8-2001).- Хмельницький, 2001.- С. 55-58.
34. Кожемяко В.П., Кириенко А.Г., Сторожук Ю.А. Принципы организации логико-временных процессоров // УСиМ.-1988.-№6.-С. 3-6.
35. Кожем'яко В.П., Тимченко Л.І., Білан С.М., Поплавський А.В. Паралельні обчислювальні методи та засоби пірамідальної обробки інформації. - К. : УМК ВО, 1994. - 253 с.
36. Комарцова Л.Г., Максимов А.В. Нейрокомпьютеры: Учеб. пособие для ВУЗов. – М.: Изд-во МГТУ им. НЭ. Баумана, 2002.-320с.
37. Круглов В.В., Борисов В.В. Искусственные нейронные сети. Теория и практика.- 2-е изд., стереотип.-М.: Горячая линия – Телеком, 2002.-382 с.
38. Каллан Р. Основные концепции нейронных сетей; Пер. с англ.-М.: Издательский дом "Вильямс", 2001.-288 с.
39. The neural and neural – like networks: synthesis, realization, application and future/ V.V. Hrytsyk, N.N. Aisenberg, R.A. Bun et. al// Інформаційні технології і системи. – 1998. – Т.1. – №1/2. – С. 15 – 55.
40. Справочник по цифровой вычислительной технике / Под ред. В.Н. Малиновского.- К.: Техніка, 1980.- 320 с.
41. Донченко С.Б., Матвеев Ю.Н., Очин Е.Ф. Принципы организации параллельных процессоров цифровой свертки изображения// Зарубежная радиоэлектроника. – 1987. - №7. – С. 84 – 102.
42. Кучеренко К.И., Очин Е.Ф. Сортирующие сети двумерной медианной фильтрации полутоновых изображений// Радиотехника. – 1987. - №7. – С. 36 – 38.
43. Очин В. Ф. Вычислительные системы обработки изображений. – Л.: Энергоатомиздат, 1989. – 136 с.
44. Бернюков А.К., Сушкова Л.Т. Распознавание биоэлектрических сигналов// Зарубежная радиоэлектроника. – 1996. - №12. – С. 47 – 51.

45. Кожем'яко В.П., Тимченко Л.І., Кутаєв Ю.Ф., Івасюк І.Д. Вступ в алгоритмічну теорію ієрархії і паралелізму нейроподібних обчислювальних середовищ та її застосування до перетворення зображень. Ч.2. Основи теорії пірамідально – сітьового перетворення зображень: Навч. посібник. – К.: ІСДО, 1994. – 272 с.

46. Загоруйко Л.В., Тимченко Л.І. Семантичний підхід до створення просторових нейронних мереж// Вимірювальна та обчислювальна техніка в технологічних процесах. – 1999. - №1.- С. 23 – 29.

47. Тимченко Л.І., Скорюкова Я.Г., Марков С.М., Гальченко Я.О. Сегментація багатоградаційних зображень на основі ознак просторової зв'язності // Вісник ВПІ– 1998. - №4. – С. 39 – 44.

48. Method Spatial – Connected Segmentation of Image/ L. Timchenko, J. Skorukova, J. Kutaev, S. Markov, T. Martyniuk, J. Halchenko// Праці 3 – ї Всеукраїнської МНТК “Обробка сигналів і зображень та розпізнавання образів УКРОБРАЗ'96”. – Київ, 1996. – С. 79 – 81.

49. Кожемяко В.П., Кутаєв Ю.Ф., Тимченко Л.І., Чепорнюк С.В. Локализация протяженного объекта с предварительным сверточным суммированием изображения // Тезисы докладов 1-й Всесоюзной НТК "Распознавание образов и анализ изображений: новые информационные технологии" (АОАН-1-91).-Минск,1991.-С.66-69.

50. Тимченко Л.І., Кутаєв Ю.Ф., Чепорнюк С.В., Герций О.А., Бурдейна О.В. Компактний опис моделей зображень для класифікації образів // Вісник ВПІ. – 1998. - №2. – С. 72 – 83.

51. Карцев М.А., Брик В.А. Вычислительные системы и синхронная арифметика. – М.: Радио и связь, 1981. – 360 с

52. Ни Л.М., Джейн А.К. Двухуровневый конвейерный систолический массив для кластерного анализа // СБИС для распознавания образов и обработки изображений: Пер. с англ. / Под ред. К. Фу.- М.: Мир, 1988. – С. 69-90.

53. Системы параллельной обработки: Пер. с англ./Под ред. Д.Ивенса. – М.: Мир, 1985. – 416 с.

54. СуперЭВМ. Аппаратная и программная организация / Под ред. С. Фернбаха: Пер. с англ. – М.: Радио и связь, 1991.- 320 с.

55. СБИС для распознавания образов и обработки изображений: Пер. с англ./ Под ред. К. Фу. – М.: Мир, 1988. – 248 с.

56. Прэрт У. Цифровая обработка изображений: Пер. с англ. - М.: Мир, 1982. – Кн.1. – 312 с.

57. Самофалов К.Г. и др. Структуры ЭЦВМ четвертого поколения. – К.: Техніка, 1972. -- 256 с.

58. А.с. 1396139 СССР, МКИ G 06 F 7/50. Суммирующее устройство/ О.Г. Кокаев, В.С. Кисленко, Амехо Давид, Л.А. Жигач (СССР). - №4149955/24; Заявлено 20.11.86; Опубл. 15.05.88, Бюл. №18.

59. А.с. 1424011 СССР, МКИ G 06 F 7/50. Ассоциативное суммирующее устройство/ М.- М.А. Исмаилов, И.А. Айдемиров, А.А. Зухраев, И.А. Магомедов (СССР). - №4165174/24; Заявлено 23.12.86; Опубл. 15.09.88, Бюл. №34.

60. Храпченко В.М. Об одном способе преобразования многорядного кода в однорядный// ДАН СССР. – 1963. – Т. 148. - №2. – С. 296 –299.

61. Гамаюн В.П. Организация вычислений при разрядно – логарифмическом представлении данных// УСиМ. –1996. – №3. – С. 3 – 7.

62. Воробьев Н.В. Сумматоры//Chip News.-2000.-№2-С.37-40.

63. Воробьев Н.В. Сумматоры//Chip News.-2000.-№3-С.34-38.

64. Самофалов К.Г., Корнейчук В.И., Тарасенко В.И. Электронные цифровые вычислительные машины: Учебник.- К.: Высш. шк., 1976.-480 с.

65. Потемкин И.С. Функциональные узлы цифровой автоматики.- М.: Энергоатомиздат, 1988.-320 с.

66. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учеб. пособие для ВУЗов.-М.: Высш. шк., 1987 – 320 с.

67. Рабинович З.Л., Раманаускас В.А. Типовые операции в вычислительных машинах. – К.: Техніка, 1980. – 264 с.

68. Майоров С.А., Новиков Г.И. Структура электронных вычислительных машин. – Л.: Машиностроение, 1979. – 384 с.

69. Справочник по цифровой схемотехнике/ В.И. Зубчук, В.П. Сигорский, А.Б. Шкуро. – К.: Техніка, 1990. – 448 с.

70. Схемотехника/ Под ред. Г.Н. Соловьева. – М.: Высшая школа, 1985. – 391 с.

71. Аперидические автоматы/ Под ред. В.И. Варшавского. – М.: Наука, 1976. – 424 с.

72. Шпаковский Г.И. Организация параллельных ЭВМ и суперскалярных процессоров: Учеб. пособие. - Мн.: Белгосуниверситет, 1996. - 296 с.

73. Михайлов С.А. Проектирование матричных СБИС.-К.: Техніка, 1991.-140 с.

74. Джагадиш Х.В., Рао С.К., Кайлат Т. Матричные структуры для реализации итерационных алгоритмов// ТИИЭР. – 1987. – Т. 75, №9. – С. 184 – 203.

75. Самофалов К.Г., Луцкий Г.М. Основы теории многоуровневых конвейерных вычислительных систем. – М.: Радио и связь, 1989. – 272 с.

76. Свечников С.В., Кожемяко В.П., Тимченко Л.И. Квазиимпульсно-потенциальные оптоэлектронные элементы и устройства логико – временного типа. – К.: Наукова думка, 1987. – 256 с.

77. Кожемяко В.П. Оптоэлектронные логико – временные информационно – вычислительные среды. – Тбилиси: Мецниереба, 1984. – 359 с.

78. Натрошвили О.Г., Кожемяко В.П., Саникидзе Д.О. Организация оптоэлектронных некогерентных процессоров ЦВМ. – Тбилиси: Ганатлсба, 1989. – 512 с.

79. А. с. 1119035 СССР, МКИ G 06 G 7/14. Способ параллельного сложения длительностей группы временных интервалов / В.П. Кожемяко, Л.И. Тимченко, Т.В. Головань, Н.Е. Фурдияк, Т.Б. Мартынюк (СССР). - №352830918; Заявлено 24.12.82; Опубл. 15.10.84, Бюл. №38.

80. Кожемяко В.П., Натрошвили О.Г., Мартынюк Т.Б., Имнаишвили Л.Ш. Оптоэлектронная схемотехника: Учеб. пособие. – К.: УМК ВО, 1988. – 276 с.

81. Кожемяко В.П., Тимченко Л.И., Лысенко Г.Л., Кутаев Ю.Ф. Функциональные элементы и устройства оптоэлектроники: Учеб. пособие. - К.: УМК ВО, 1990. – 251 с.

82. Анализ базовых элементов регулярных логико – временных сред/ Мартынюк Т.Б., Кожемяко А.В., Мартынович Е.Н., Андрущенко В.И., Фофанова Н.В.; Винниц. гос. техн. ун – т. – Винница, 1997. – 41 с. Деп. в УкрИНТЭИ 12.12.97, №571 – Ук 97.

83. Кожемяко В.П., Мартынюк Т.Б., Заболотная Н.И. Системный анализ параллельных оптоэлектронных процессоров. – Львов, 1992. – 118 с. (Препринт АНУ. Ин – т. ППММ; №10(300)).

84. А.с. 1136148 СССР, МКИ G 06 F 7/50. Устройство для алгебраического сложения чисел/ В.П. Кожемяко, Т.Б. Мартынюк, Т.В. Головань, Л.И. Тимченко (СССР). - №3564526-24; Заявлено 18.03.83; Опубл. 23.01.85, Бюл. №3.

85. А.с. 1136157 СССР, МКИ G 06 F 7/56. Оптоэлектронное устройство вычитания десятичных чисел/ С.А. Майоров, В.П. Кожемяко, Т.Б. Мартынюк, Л.И. Тимченко (СССР). - №3642753-24; Заявлено 16.09.83; Опубл. 23.01.85, Бюл. №3.

86. Мартынюк Т.Б., Аль-Хияри М.М., Мартынович Е.Н., Гринчук А.Н. Организация ассоциативной обработки информации с

нетрадиционным кодированием // Вимірювальна та обчислювальна техніка в технологічних процесах.-1999.-№3.-С.114-118.

87. Лорин Г. Сортировка и системы сортировки: Пер. с англ. – М.: Наука, 1983. – 384 с.

88. Duncan R. A survey of parallel computer architectures // Computer. V.23. N 2. 1990. P.5-16.

89. Flynn M. Very high-speed computing system // Proc. IEEE. 1966. N 54. P.1901-1909.

90. Flynn M. Some Computer Organisations and Their Effectiveness // IEEE Trans. Computers. 1972. V.21. N 9. P.948-960.

91. Krishnamurthy E.V. Parallel Processing Principles and Practice. Addison-Wesley Pub. Company. 1989. P.208-246.

92. Воеводин В.В., Воеводин Вл.В. Параллельные вычисления – СПб.: БХВ-Петербург, 2004. – 608 с.

93. Галушкин А.И. Нейрокомпьютеры. Кн.3: Учеб. пособие для вузов / Общ. ред. А.И. Галушкина.- М.: ИПРЖР, 2000.- 528 с. (Нейрокомпьютеры и их применение).

94. Fourie B., Mazare G. A VLSI implementation of multilayer neural networks, int. Workshop on VLSI for artificial intelligence.1988. Univ. of Oxford.

95. Fourie B., Mazare G. Implementation of back-propagation on a VLSI asynchronous cellular architecture. 1990 Int. neural network conf. pp. 631-634.

96. Lin B., Roygad B. A reconfigurable architecture for VLSI implementation of artificial neural networks a VLSI design of a basic neural unit. 1990. Int. neural network conf. Vol.2 pp. 665-668.

97. Ramancher U., Wesseling M., Groser K. WSI architecture of neurocomputers module. Int. Conf. of WSI. p. 124-130.

98. Ramancher U., Wesseling M., Groser K. Systolic synthesis of a neural networks. 1990. Int. Conf. of WSI. p. 572-576.

99. Бикинцев Р.Р. БИС систолического процессорного элемента // Автометрия.-1992.-№4.-С. 116-120.

100. Каневский Ю.С., Сергиенко А.М. Локально связанные вычисления–состояние и перспективы // <http://www.icfcst.kiev.ua/symposium/proceedings/kanevsky.doc>

101. Lamport L. The Parallel Execution of DO Loops // SACM. - V17. -1974.-N2. -P.83-93.

102. Сверхбольшие интегральные схемы и современная обработка сигналов: Пер. с англ. /Под ред. С. Гуна, Х. Уайтхауса, Т. Кайлата. – М.: Радио и связь, 1989. – 472 с.

103. Кухарев Г.А., Тропченко А.Ю., Шмерко В.П. Систолические процессоры для обработки сигналов.-Мн.:Беларусь, 1988.-127 с.
104. Кухарев Г.А., Шмерко А.Ю., Шмерко В.П. Алгоритмы и систолические процессоры для обработки многозначных данных.-Мн.: Наука і тэхніка, 1990.-296 с.
105. Никонов В.В., Кравцов С.Г., Самошин В.Н. Систолическая обработка информации: элементная база и алгоритмы // Зарубежная радиоэлектроника.-1987.-№7.- С.34-51.
106. Молдован Д.И. О разработке алгоритмов для систолических матриц СБИС // ТИИЭР.-1983.-№1, т.91.-С.140-149.
107. Рао С.К., Кайлат Т. Регулярные итеративные алгоритмы и их реализация в процессорных матрицах // ТИИЭР.-1988.-№3, т.76.-С.58-69.
108. Каневский Ю.С., Корчев Д.В. Способ отображения множества индексов переменных алгоритма на систолическую структуру // Кибернетика.-1991.-№1.-С.51-57.
109. Выжиковски Р., Елфимова Л.Д., Каневский Ю.С. Реализация на систолических массивах некоторых итерационных алгоритмов решения систем линейных алгебраических уравнений // Кибернетика и системный анализ.-1992.-№5.-С.145-158.
110. Каневский Ю.С., Корчев Д.В. Метод синтеза многомерной временной развертки вычислений в систолических процессорах // Электронное моделирование.-1990.-№4, т.12.-С.43-49.
111. Выжиковски Р., Каневский Ю.С. Формализованный синтез систолических процессоров на примере вычислителей для треугольного разложения симметричных матриц // Кибернетика.-1990.-№3.-С.41-48.
112. Арифметика, принципы организации, диагностика и формализованное проектирование вычислительных структур и устройств// В.П. Тарасенко, Н.В. Черкасский, Ю.С. Каневский и др. - К.: Вища шк., 1989.-343 с.
113. Аксенов В.П., Красинский П.Я., Спиридонов Г.В. Систолические алгоритмы и процессоры // Зарубежная радиоэлектроника.-1987.-№7.- С.7-33.
114. Гун С. Систолические и волновые матричные процессоры для высокопроизводительных вычислений // ТИИЭР.-1984.-№7, т. 72.-С.133-153.
115. Шпаковский Г.И. Принципы создания параллельных ПЭВМ// УСиМ. – 1991. - №6. – С. 3 – 10.

116. Трухний В.Д. Структурно – інформаційні оцінки якості цифрових обчислювальних машин // Економіка і математичні методи. – 1969. – Вип.1. – С. 79 – 89.

117. Шпаковский Г.И. Архитектура параллельных ЭВМ.-Мн.: Университетское, 1989.-192 с.

118. Мартинюк Т.Б. Рекурсивні алгоритми багатопаралельної обробки інформації. Монографія. – Вінниця: „УНІВЕРСУМ-Вінниця”, 2000. – 216 с.

119. Мартинюк Т.Б., Хомюк В.В. Методи та засоби паралельних перетворень векторних даних. Монографія. – Вінниця: „УНІВЕРСУМ-Вінниця”, 2005. – 203 с.

120. Гамаюн В.П. О развитии многооперандных вычислительных структур// УСиМ. – 1990. – №4. – С. 31 – 33.

121. Гамаюн В.П. Организация макрооператорной обработки в многооперандных вычислительных структурах// УСиМ. –1995. –№6.– С. 17– 24.

122. Фейлмейер М. Параллельные численные алгоритмы// Системы параллельной обработки/ Под ред. Д. Ивенса. – М.: Мир, 1985. – С. 285 – 337.

123. Мартинюк Т.Б., Хомюк В.В., Кухарчук Г.В. Можливості розпаралелювання алгоритму багатопаралельного додавання// Вісник Вінницького політехнічного інституту. – 1997. - №4. – С. 89 – 93.

124. Мартинюк Т.Б., Заболотна Н.І., Шолота В.В. Оцінювання структурно – інформаційної складності алгоритму паралельного додавання чисел// Вісник Вінницького політехнічного інституту. – 1996. - №4. – С. 21 –26.

125. Мартинюк Т.Б., Буда А.Г., Тимченко Л.І., Роптанов В.І., Нікольський О.І. Модель алгоритму паралельного оброблення інформації з орієнтацією на систолічні структури//Праці 4 – ї Всеукраїнської МНТК “Обробка сигналів і зображень та розпізнавання образів УКРОБРАЗ’98”. – Київ, 1998. – С. 181 – 184.

126. Мартинюк Т.Б. Модель порогового нейрона на основі паралельної обробки по різностним срезам // Кибернетика і системний аналіз. – 2005.-№4.- С. 78-89.

127. Патент 2013805 РФ, МКИ G 06 G 7/14. Способ паралельного сложения длительностей группы временных интервалов/ В.П. Кожемяко, Ю.Ф. Кутаев (РФ), Т.Б. Мартинюк, Л.И. Тимченко, А.Г. Буда (Украина). - №5004580/24; Заявлено 22.07.91; Опубл. 30.05.94, Бюл. №10.

128. Кожем’яко В.П., Мартинюк Т.Б. Особливості організації багатомісних операцій для паралельної обробки інформації// Праці

- 1-ї Всеукраїнської НТК “Обробка сигналів і зображень та розпізнавання образів УКРОБРАЗ’92”. – Київ, 1992. – С. 206 – 208.
129. Першиков В.И., Савинков В.М. Толковый словарь по информатике. – М.: Финансы и статистика, 1991. – 543 с.
130. Хом’юк В.В. Методи та засоби паралельних перетворень векторних масивів даних: Автореф. дис... канд. техн. наук: 05.13.05 / Вінницький нац. техн. ун-т.- Вінниця, 2003.-20 с.
131. Цифровые и аналоговые интегральные микросхемы: Справочник/Под ред. С.В. Якубовского.-М.: Радио и связь, 1990.-496 с.
132. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики.- СПб.: БХВ – Петербург, 2002.- 608 с.
133. Антонов А.П., Мелехин В.Ф., Филиппов Ф.С. Обзор элементной базы фирмы Altera.- СПб.: ЭФО, 1997. – 142 с.
134. <http://www.altera.com>
135. <http://www.xilinx.com>
136. <http://www.actel.com>
137. Сташенко В.Б. ПЛИС фирмы Altera: проектирование устройств обработки сигналов. – М.: Додека, 2000. – 128 с.
138. Бибило П.Н. Синтез логических схем с использованием языка VHDL.-М.: СОЛОН-Р, 2002. – 384 с.
139. Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. – М.: Горячая линия – Телеком, 2001. – 636 с.
140. Кожемяко В.П., Кутаев Ю.Ф., Гайда В.Б., Лысенко Г.Л., Теренчук А.Т., Мартынюк Т.Б. Быстродействующий телевизионный адаптивный корреляционно-экстремальный измеритель координат малоинформативного объекта на сложном фоне с обобщенным порядковым препарированием изображений // Тезисы докладов 1-й Всесоюзной НТК «Распознавание образов и анализ изображений: новые информационные технологии» (АОАН-1-91).-Минск, 1991.- С. 66-69.
141. Царев А.П. Алгоритмические модели и структуры высокопроизводительных процессоров цифровой обработки сигналов.- Szczecin, Informa, 2000. – 237 с.
142. Буков А.А. Технические нервные системы. Обучаемые системы управления со зрением для промышленных роботов / Липецкий гос. технич. ун-т. – Липецк, 2001. – 223 с.
143. Аряшев С.И., Бобков С.Г., Сидоров Е.А. Параллельный перепрограммируемый вычислитель для систем обработки информации и сигналов // Всероссийская НТК «Нейроинформатика-99». Ч.2.-М.: МИФИ, 1999.- С.25-33.

Наукове видання

**Мартинюк Тетяна Борисівна
Кожем'яко Андрій Вікторович**

**СИСТОЛІЧНІ СТРУКТУРИ ДЛЯ БАГАТООПЕРАНДНОЇ
ОБРОБКИ ВЕКТОРНИХ ДАНИХ**

Монографія

Редактор С. Малішевська

Оригінал макет підготував А. Кожем'яко

Видавництво ВНТУ «УНІВЕРСУМ-Вінниця»
Свідоцтво Держкомінформу України
серія ДК № 746 від 25.12.2001 р.
21021, м. Вінниця, Хмельницьке шосе, 95,
ВНТУ, ГНК, к. 114
Тел. (0432) 59-85-32

Підписано до друку 03.10.2008 р.
Формат 29,7×42¼ Папір офсетний
Гарнітура Times New Roman
Друк різнографічний Ум. др. арк. 6,7
Наклад 100 прим. Зам № 2008-131

Віддруковано в комп'ютерному інформаційно-видавничому центрі
Вінницького національного технічного університету
Свідоцтво Держкомінформу України
серія ДК № 746 від 25.12.2001 р.
21021, м. Вінниця, Хмельницьке шосе, 95,
ВНТУ, ГНК, к. 114
Тел. (0432) 59-81-59