СПИСОК ЛИТЕРАТУРЫ

1. Горяшко А. П. Синтез диагностируемых схем вычислительных устройств. М.: Наука, 1987.
2. Jain S. K., Agrawal V. D. Statistical fault analysis // IEEE Design&Test. 1985. V. 2. № 1. P. 38-44.
3. Киносита К., Асада К., Карацу К. Логическое проектирование СБИС / Пер. с япон. М.: Мир, 1988. 309 с.
4. Randel E. Bryant. A switch Level Model and Simulator for MOS Digital Systems // IEEE Trans. On Comp. 1984. V. 33. № 2. P. 160 - 177.
5. Хейс Дж. П. Обобщенная теория переключательных схем и ее применение для проектирования СБИС // Тр. Ин-та инж. по электротехнике и радиоэлектронике. 1982. Т. 70. № 10. 5 - 19.
6. Galiay J., Crouzet Y., Vergniault M. Physical versus logical fault models in MOS LSI circuits: impact on their testability // IEEE Trans. 1980. V. C-29. № 6. P. 527-531.
7. Yu S., Franz A. F., Mihran T. G. A physical parametric transistor model for CMOS circuits simulation // IEEE Trans. 1988. V. CAD-7. № 10. P. 1038-1052.
8. Ясиеявичене Г.М. Логические модели макроэлементов на переключателях тока с неисправностями // АиТ. 1987. № 7. С. 140-151.
9. Ferguson F. J., Shen J. P. A CMOS fault extractor for inductive fault analysis // IEEE Trans. 1988. V. CAD-7. № 11. P. 1181-1194.
10. Jha N. K. Multiple stuck-open fault detection in CMOS logic circouts // IEEE Trans. 1988. V. C-37. № 4. P. 426-432.
11. Sastry S., Breuer M. Detectability of CMOS stuck-open fault using random and pseudorandom test sequences // IEEE Trans. 1988. V. CAD-7. № 9. P. 933-946.
12. Вейцман И.Н., Кондратьева О.М. Тестирование КМОП-схем // Автоматика и телемеханика. -1991.- N 2.-с.3-34.
13. Андрюхин А.И. Алгоритмы параллельного логического моделирования и псевдослучайной генерации тестов для МОП-структур // Микроэлектроника. -1995, N 5. -с. 331-336.
14. Андрюхин А.И. Параллельное логическое моделирование МОП-структур на переключательном уровне. // Электронное моделирование. -1996, N 2, -с. 88-92.
15. Андрюхин А.И. Параллельное многозначное логическое моделирование исправных и неисправных псевдобулевых схем // Электронное моделирование-1997, N 1.-с.58-63.
16. Ульман Д.Вычислительные аспекты СБИС.М.:Радио и связь,1990,-400 с.
17. VLSI Testing // Ed. by Williams T.W. Elsevier Science Publishers B.V.,1986-275 p
18. Лобунов В.С. Динамическое моделирование МОП-структур на переключательном уровне // Электронное моделирование-1996, N 1, -с.67-74.
19. Проектирование СБИС: Пер. с япон. / Ватанабэ М.,Асада К., Кани К.,Оцуки Т. -М.:Мир, 1988.-304 с.
20. Иванников А.Д. Моделирование микропроцессорных устройств. - М.: Энергоатомиздат, 1990.-144 с.
21. Егоров Ю.Б., Зиновьев А.В. Алгоритм ключевого временного моделирования соценкой мощности // Информационные технологии-1997, N 9, с.12-16.
22. Андрюхин А.И. Задачи синхронизации дискретных устройств // Управляющие системы и машины.-1998.-N 6. -c.36-41.