ИСТОЧНИК: http://en.wikipedia.org

Проект для Испытания

     Проект для Испытания (иначе "Проект контролируемости» или DFT) – название технических методов, которые добавляют определенные особенности контролируемости для разработки микроэлектронной аппаратуры. Предпосылка использования дополнительных технических особенностей состоит в том, что они облегчают развитие и применение производственных испытаний для проектируемой аппратуры. Цель производственных испытаний состоит в оценке аппаратных изделий на наличие дефектов, которые могли бы помешать правильному функционированию изделия. Испытания применимы на различных этапах производственного потока, а для определенных изделий, можно также использовать и техническое обслуживание аппаратуры потребителей. Испытания в общем осуществляются испытательными программами, которые выполняются на автоматическом испытательном оборудовании (АИО) или, в случае системного технического обслуживания, внутри собранной системы. Кроме нахождения и отображения существующих дефектов (т.е. испытательных неисправностей), испытания помогут зарегистрировать диагностику испытательных неисправностей. Диагностическая информация может быть использована для обнаружения источника неисправности. DFT играет важную роль в развитии испытательных программ и в качестве интерфейса для испытаний и диагностики. ATPG (поколение моделей автоматических испытаний) намного легче соответствующего DFT, правила и предложения которого внедрены.

     История

     Методы DFT начали использоваться с появлением электрического/электронного оборудования обработки данных. Первые примеры 1940-50 гг. - выключатели и инструменты, которые позволили инженеру “просмотреть” (т.е., выборочно исследовать) напряжение/ток в некоторых внутренних узлах в аналоговом компьютере [аналоговое сканирование]. DFT часто связано с модификациями проекта, которые обеспечивают улучшенный доступ к внутренним цепям элементов так, что местное внутренне состояние может управляться (управляемость) и/или наблюдаться(наблюдаемость) намного легче.
     Модификации проекта могут быть строго физическими в природе (например, добавляя физический пункт исследования к сети) и/или добавляют активные элементы цепи, чтобы облегчить управляемость/наблюдаемость(например, вставляя мультиплексор в сеть). В то время как усовершенствование управляемости и наблюдаемости для внутренних элементов цепи безусловно важны для испытания, тем не менее это не единственный вид DFT. Другие проводниковые цепи, например, обходятся электромеханическими характеристиками интерфейса между истываемым изделием и испытательным оборудованием. Таким примером являются проводниковые цепи для определения размера, вида, и интервала исследований, или предложения добавить высокое импедантное состояние драйверам, привязанным к исследуемым сетям так, чтобы риск повреждения смягчался обратным управлением.
     С течением времени промышленность развивалась и использовала большое разнообразие более или менее детальных и формальных проводниковых цепей для желаемых и/или обязательных модификаций DFT цепей. Общее понимание DFT в контексте проекта электронной автоматизации (EDA) для современной микроэлектроники описывается в большей степени возможностями коммерческих инструментов программного обеспечения DFT, а также экспертизой и опытом профессионального сообщества в области инженерных исследований DFT, развитием и использованием инструментов. Многое из связанного со знаниями о DFT сосредоточивается на цифровых цепях, в то время как DFT с аналоговыми и аналогово-цифровыми цепями (смешанными) отходит в прошлое.

     Задачи DFT для изделий микроэлектроники

     DFT зависит от методов, используемых для испытательного развития, испытательного применения и диагностики. Большинство инструментально-поддерживаемых DFT, используемых в промышленности сегодня, по крайней мере, для цифровых цепей, основываются на структурной испытательной парадигме. Структурное испытание не пытается определить верна ли полная функциональность цепи. Вместо этого, оно пытается удостовериться, что цепь была собрана правильно из некоторых низкоуровневых строящихся блоков, как определено в структурном нетлисте. Например, - есть ли в наличии все указанные логические элементы? Правильно ли они работают и правильно ли они соединены? Главное условие состоит в том, что если нетлист правилен, и структурное испытание подтвердило правильность собрания схемных элементов, тогда цепь должна функционировать правильно.
     Польза структурной парадигмы состоит в том, что новое поколение испытаний может сосредотачиваться на испытаниях ограниченного числа родственных упрощенных элементов цепи вместо того, чтобы иметь дело с экспоненциально возрастающей сложностью функциональных состояний и изменений в состояниях. На первый взгляд задача испытания одинарных логических элементов кажется простой, однако существует немало препятствий для их преодоления. Для сегодняшних чрезвычайно сложных проектов, большинство схем глубоко встроено, тогда как испытательное оборудование только соединено с первоначальным входом/выходом (ввод - вывод) и/или некоторыми физическими испытательными пунктами.
     Встроенные элементы, следовательно, должны управляться с помощью вмешательства слоев логики. Если эта логика содержит элементы состояния, тогда результат экспоненциально возрастающего состояния пространства и изменение последовательности состояний создают нерешаемую проблему для испытаний нового поколения. Чтобы упростить испытательное поколение, DFT исключает потребность в использовании сложных изменени последовательности состояний при попытке контроля и/или наблюдения, что случается в некоторых внутренних схемных элементах. В зависимости от возможностей DFT, в течение схемного проекта/выполнения, поколение структурных испытаний для сложных логических цепей может быть более или менее автоматизировано. Следовательно, ключевая задача методологий DFT - позволить проектировщикам исключить выбор между количеством и видом DFT и стоимостью/выгодой (время, усилие, качество) испытательного поколения.

     Перспектива

     Вызов брошенный промышленности - удержаться в условиях быстрого распространения чип-технологий так, чтобы не приходилось постоянно обновлять испытательное оборудование. Современные методы DFT, следовательно, должны предлагать функции, которые позволят следующему поколению чипов и сборке быть проверенными на существование испытательного оборудования, и/или уменьшить требования/стоимость для нового испытательного оборудования. В то же время, DFT должно быть уверено в том, что время испытаний остается в пределах определенных границ, диктуемых стоимостью испытательных изделий.

     Диагностика

     Особенностью высоких полупроводниковых технологий является то, что несколько чипов на каждой производимой плате содержат дефекты, которые делают их нефункциональными. Главная цель испытания - найти и отделить нефункциональные чипы от полностью функциональных, подразумевая, что один или больше ответов, выдаваемых испытателю от нефункционального испытываемого чипа, отличаются от ожидаемого ответа. Процент чипов, которые не прошли испытание, следовательно, должен быть близко связан с ожидаемой функциональной прибылью для того же типа чипа. Фактически, нет ничего необычного в том, что все чипы нового типа, прибывающие на испытания впервые, оказываются неисправными (так называемая ситуация нулевой прибыли). В таком случае, чипам придется пройти через отладочный процесс, который пробует идентифицировать причину ситуации нулевой прибыли. В других случаях, испытательный провал (процент испытательных неисправностей) может быть выше, чем ожидаемый/приемлемый или может внезапно колебаться. Затем чипы должны подвергаться процессу анализа, чтобы идентифицировать причину чрезмерных испытательных провалов.
     В обоих случаях, жизненная информация о природе основной проблемы, может быть скрыта при проверке неисправностей чипов. Чтобы облегчить анализ, информацию о неисправностях собирают в буфере неисправности. Буфер неисправности обычно содержит информацию о том, когда (например, цикл испытателя), где (например, в каком канале испытателя), и, как (например, логическое значение) не удалось испытание. Путем проверки большого количества неисправностей в процессе диагностики, называемой объемной диагностикой, систематические неисправности могут быть идентифицированы.
     Задачи DFT – облегчить/упростить сбор данных о неисправностях и степень диагностики, которая может разрешить интеллектуальный выбор образца анализа (ФА) неисправности, также как и улучшить стоимость, точность, скорость, и производительность диагностики и ФА.

     Отладка с использованием особенностей DFT

    
     К тому же, полезное для производственного испытания сканирование цепей может также использоваться для "отладки" проектных чипов. В этом контексте, чип выполняется в нормальном "функциональном методе" (например, компьютерный или мобильно-телефонный чип, может выполнять инструкции языка ассемблера). В любое время, часы чипа могут быть остановлены, и чип, повторно формируется в "испытательный метод". В этот момент полное внутреннее состояние может сбрасываться, или принимать любое значение цепями сканирования. Это сканирование цепей, наряду с цепями контроля часов, которые позволяют часам останавливаться одновременно с заморозкой состояния чипа – связано с поддисциплиной логического проекта, названного "проектирование для отладки" или "отладочный проект".