Автореферат

Myadelets Oleksandr

Тема магистерской работы:

"Разработка и исследование метода синтеза тестов для типовых элементов замены (ТЭЗ)"

Автор: А.А. Мяделец
Научный руководитель: к.т.н.Ю.Е.Зинченко

e-mail:    san.san@mail.ru

Содержание

Актуальность работы


Синтез тестов цифровых устройств является одной из классических задач диагностики вычислительной техники (ВТ), радиоэлектронной и электронно-вычислительной аппаратуры. Но, не смотря на это, она остается практически нерешенной к настоящему времени. Это объясняется, прежде всего, разными темпами развития теории диагностирования и прогрессом ВТ. В последнее время появилось новое направление – контролепригодное проектирование (КПП - desіgn for testabіlіty). Основной характеристикой такого направления является то, что уже на этапе проектирования устройства в него закладываются функции тестирования. Это в свою очередь, обеспечивает снижение трудоемкости при разработке диагностического обеспечения и в первую очередь при синтезе тестов. В данное время, диагносты и ведущие производители ВТ уделяют этому направлению первостепенное внимание, вследствие чего, в этой области достигнут значительный прогресс, как в теоретическом, так и в практическом плане.

С другой стороны, в странах СНГ, в том числе и на Украине, парк ВТ на промышленных и оборонительных предприятиях характеризуется доминированием старых технологий. Приобретение же современных систем, с функциями самотестирования, остается неразрешимой проблемой, прежде всего по экономическим причинам. Поэтому тема данной магистерской работы, направленная на разработку подсистемы синтеза тестов цифровых типовых элементов замены (ТЭЗ), является актуальной задачей.

Одним из направлений построения тестов является случайное (псевдослучайное) тестирование, которое обеспечивает достаточно быстрое построение системы тестов. Но оно имеет большой недостаток - это низкая полнота тестов сложных объектов диагностики (ОД). Поэтому, было принято решение остановиться на детерминированном синтезе тестов, которое обеспечивает высокую полноту теста, но является более медленным. Основные усилия в данной работе как раз и направлены на преодоление этого недостатка - повышение эффективности синтеза тестов.

Обзор существующих методов


Вся совокупность методов диагностики различается по следующим основным признакам:

  1. по способу генерации входных воздействий (тестов);
  2. по способу анализа выходных реакций;
  3. по контролепригодности объекта диагностирования;
  4. по способу поиска (локализации) неисправностей.

Методы ТД

По способу генерации входных воздействий тестирование может быть:

  1. исчерпывающим;
  2. случайным;
  3. псевдослучайным;
  4. псевдоисчерпывающим;
  5. детерминированным;
  6. комбинированным.

Исчерпывающее тестирование предполагает перебор всевозможных входных воздействий.

Псевдослучайные тесты – случайный выбор входных воздействий. Если псевдослучайные последовательности используются для обеспечения перебора всевозможных входных векторов, кроме нулевого, то такое тестирование называется псевдоисчерпывающим.

Детерминированное тестирование осуществляется на входных последовательностях с жестко регламентированным порядком следования векторов. Такие последовательности требуют регулярных методов синтеза. Различают следующие методы синтеза детерминированных тестов:

  1. структурные,
  2. функциональные,
  3. структурно-функциональный подход.

Структурные методы базируются на детальном описании ОД, вплоть до вентильной схемы. Этот метод позволяет в принципе синтезировать тест для любого ВУ, однако, обладает наибольшей трудоемкостью.

Функциональный метод базируется на тестировании функций ОД. При этом последний представляется "черным ящиком", т.е. его структура является абсолютно неизвестной. Так как, полный контроль функции может быть обеспечен перебором всевозможных значений аргументов, то функциональное тестирование фактически сводится к исчерпывающему. Его недостаток - большая избыточность тестов.

Альтернативой указанных методов является структурно-функциональный подход, который сводится к тестированию функций ВУ с учетом его структурных особенностей. Однако, и в этом случае, несмотря на существенное упрощение процесса синтеза тестов по сравнению со структурными методами, трудоемкость его остается все же достаточно высокой.

Анализ тестовых реакций осуществляется путем сравнения получаемой реакции с эталонной, которая может быть получена либо с физического эталонного устройства, либо с помощью его логической модели.

Перечень решаемых в работе задач


Целью работы является разработка метода, который обеспечивает оптимальное повышение эффективности детерминированной генерации тестов. Для реализации поставленной цели решаются следующие задачи:

  1. Анализ и классификация неисправностей.
  2. Анализ структур и средств генерации детерминированных тестовых векторов.
  3. Разработка и повышение эффективности известных методов детерминированной генерации тестов.

Собственные разработки


Планируется разработать и протестировать метод детерминированной генерации тестов, который использует результаты псевдослучайной генерации тестов. Данный метод должен обеспечить высокую полноту теста и достаточно небольшое время, необходимое для генерации тестов. Для получения практических результатов планируется реализовать один из методов синтеза тестов на языке программирования С++.

Экспериментальные исследования


Для исследования разработанных методов используется ISCAS'85. ISCAS'85 представляет собой набор так называемых эталонных (Benchmark circuit) комбинационных логических схем, который был подобран ведущими мировыми учеными-диагностами специально с целью оценки качества синтеза тестов различными диагностическими системами. Существуют данные, которые показывают как быстро и качественно работают известные алгоритмы синтеза тестов.

Задача экспериментальных исследований, подтвердить повышенную эффективность исследуемых методов по сравнению с их аналогами, используя эталонные схемы ISCAS'85.

Обзор результатов и выводы


На данный момент, изучены и систематизированы основные теоретические сведения, касающиеся вопросов синтеза тестов цифровых устройств, исследованы возможности САПР OrCad, подробно рассмотрена методика автоматизированного построения детерминированных тестов, планируется разработать приложение выполняющее автоматизированную генерацию детерминированных тестов.

Проделанная работа создала необходимую теоретическую базу, для качественного выполнения магистерской работы.

Список использованной литературы


  1. Agrawal V.D. Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits. Kluwer Academic Publishers, 2000, - 690c.
  2. Peattie C.G.. Elements of Semiconductor Device Reliability. Proc. IEEE, vol. 62, 149-168, Feb. 1974.
  3. Colboume E.D., G.P. Coverly, and S. K. Behera. Reliability of MOS LSI Circuits. Proc. IEEE, vol. 62, pp. 244-259, Feb. 1974.
  4. Schnable G.L., L.G. Gallace, and H.J. Pujol. Reliability of CMOS Integrated Circuits. Computer, vol. II, pp. 6-17, Oct. 1978.
  5. Rosenberg S. J.. H-MOS Reliability. IEEE Trans. Electron Devices, vol. ED-26, no. I, p. 48, Jan. 1979.
  6. Digital Failure Rate Data Book. 1981, Rome Air Development Center, MDR-17.
  7. Готра З.Ю., Николаев Н.М. Контроль качества и надежность микросхем. М.: Радио и связь, 1989.,168с.
  8. J. Bateson. In-Circuit Testing. New York: Van Nostrand Reinhold Company, 1985.
  9. E.A. Amerasekera and D.S. Campbell. Failure Mechanisms in Semiconductor Devices. Chichester, UK: John Wiley & Sons, Inc., 1987.
  10. L.C. Wang and M.S. Abadir. Test Generation Based on High-Level Assertion Spec-ification for PowerPC™ Microprocessor Embedded Arrays. Journal of Electronic Testing: Theory and Applications, vol. 13, pp. 121-135, Oct. 1998.
  11. Горяшко А.П. Синтез диагностируемых схем вычислительных устройств. М.: Наука., 1987. – 288 с.
  12. Мангир Т.Э. Источники отказов и повышение выхода годных СБИС. ТИИЭР. – 1984. – т. 72, № 6. – С. 35 – 56.
  13. Мурога С. Системное проектирование сверхбольших интегральных схем: Пер с англ. М.: Мир, 1985. – 288 с.
  14. M. Sachdev. Defect Oriented Testing for CMOS Analog and Digital Circuits. Boston: Kluwer Academic Publishers, 1998.
  15. G.R. Case. Analysis of Actual Fault Mechanisms in CMOS Logic Gates. in Proc of the 13th Design Automation Conf., June 1976, pp. 265-270.
  16. R.L. Wadsack. Fault Modeling and Logic Simulation of CMOS and MOS Integrated Circuits. Bell System Technical Journal, vol. 57, no. 5, pp. 1449-1474, May-June 1978.
  17. M.K. Reddy, S.M. Reddy, P. Agrawal. Transistor Level Test Generation for MOS Circuits. in Proc. of the 22nd Design Automation Conf., June 1985, pp. 825-828.
  18. S.K. Jain and V.D. Agrawal. Modeling and Test Generation Algorithms for MOS Circuits. IEEE Trans on Computers, vol. C-34, no. 5, pp. 426-433, May 1985.
  19. D. Agrawal and S.C. Seth. Test Generation for VLSI Chips. IEEE Computer, Society Press, 1988.
  20. S.M. Reddy, M.K. Reddy, V. D. Agrawal. Robust Tests for Stuck-Open Faults in CMOS Combinational Logic Circuits. in Proc of the 14th International Fault-Tolerant Computing Symp. June 1984, pp. 44-49.
  21. P. Jalote. An Integrated Approach to Software Engineering. New York: Springer-Verlag, 1991.
  22. P.A. Thaker, V.D. Agrawal, M.E. Zaghloul. Validation Vector Grade (VVG): A New Coverage Metric for Validation and Test. in Proc. of the 17th VLSI Test Sump, Apr. 1999, pp. 182-188.
  23. L.C. Wang and M.S. Abadir. Test Generation Based on High-Level Assertion Specification for PowerPC™ Microprocessor Embedded Arrays. Journal of Electronic Testing: Theory and Applications, vol. 13, pp. 121-135, Oct. 1998.
  24. Y.K. Malaiya and R. Rajsuman. Bridging Faults and IDDQ Testing. Los Alamitos, California: IEEE Computer Society Press, 1992.

Вверх

Разработал Oleksandr Myadelets (Июнь 2006)