Актуальность работы. При современном развитии цифрового видео огромную роль играет время кодирования, декодирования. При достижении рубежа когда эти процессы будут проходить в реальном времени мы сможем получить огромное преимущество прежде всего в объеме памяти. Также новизна этой работы заключается в том, что разработка ведется с помощью сочетания аппаратных и программных методов с использованием современных технологий проектирования цифровых устройств. При разработке используются языки описания аппаратуры VHDL и Verilog, данное устройство проектируется для размещения на FPGA. Моделирование устройства будет проведено с помощью технологии HES.

Цели и задачи исследования. Целью данного исследования является изучение, возможная доработка уже существующих алгоритмов видеодекодирования и построение IP-core MPEG-1,2 видеодекодера. Для достижения этой цели необходимо решить следующие задачи:

1. Изучение алгоритмов видеодекодирования; HDL-, FPGA-, HES- технологий для выявления преимуществ данного способа и"узких" мест для доработки.
2. Разработка аппаратной структуры декодера.
3. Разработка синтезируемой модели на HDL.

Методы исследования В исследованиях используется математический аппарат, а также компьютерное моделирование.

Научная новизна. Разработан IP-core видеодекодера MPEG-1,2 с использованием HDL- и FPGA- технологий.

Новая методика. Выполнено моделирование полученного устройства с использованием HES-технологии.

Практическая новизна полученных результатов. Полученный в данной работе код видеодекодера уже можно использовать в разработке новых устройств, так как он полностью работоспособен.

Апробация. Основные положения работы были опубликованы в сборнике трудов магистров ДонНТУ в 2003 году.

Заключение. Полученные результаты планируется внедрить в в ДонНТУ для проведения видеоконцеренций, а также в промышленные образцы цифровой видеотехники.