Савицкий АВ Преобразователь частоты на IGBT Библиотека

Стандартные igbt модули, как правило, оптимизированы для управления двигателями (или для подобных применений) с частотами до 15кГц. Одним из основных критериев оптимизации является напряжение насыщения V_CE(SAT). Но на сегодняшний день модули находят все большее применение в таких областях, как мощные лазеры, медицина, телекоммуникации, индукционный нагрев, мощные сварочные источники питания и т.п. Здесь требуются более высокие частоты для получения лучших характеристик изделия и для уменьшения размеров магнитных компонентов (трансформаторы и т.п.). На высоких частотах потери на переключение становятся все более ощутимыми, и обычно это ограничивает применение стандартных модулей. Данная статья представляет IGBT модули "Mitsubishi-Electric" нового поколения, которые были разработаны с целью получения низкого напряжения V_CE(SAT) и малых потерь при переключении на высоких частотах.

Структурно CSTBT характеризуются введением дополнительного N-слоя с относительно высокой плотностью примесей, расположенного между Р-базовым и N- слоем в обычном канавочном (trench) IGBT (см. рис. 1).

Когда стандартный trench IGBT находится в открытом состоянии, "дырки" инжектируются в N- слой из Р+ слоя от коллектора и движутся в сторону эмиттера. В связи с тем, что плотность примесей в N- слое, который формирует переход с Р-базовым слоем, больше, чем в N- слое, напряжение перехода (Р-базовый слой -> N- слой) выше, чем напряжение перехода (Р-базовый слой -> N- слой) в обычном канавочном IGBT. Это высокое напряжение является барьером, предотвращающим прохождение к эмиттерной стороне "дырок", которые были инжектированы в N- слой из Р+ слоя. Одним словом, N- слой способствует концентрации "дырок" в нем и ограничивает их перемещение в Р-базовый слой. Эта функция накопления является причиной того, что напряжение включения CSTBT (V_CE(SAT)) существенно ниже, чем в стандартном канавочном IGBT.

На рис. 2 представлена эквивалентная схема идеального IGBT во включенном состоянии. Отсюда видно, что напряжение включения V_CE(SAT) представляет собой сумму прямого падения напряжения на PIN-диоде и на R_DS(ON) MOSFET- части.

R_DS(ON) может быть уменьшено за счет увеличения ширины канала на единицу площади кристалла. За счет применения trench-структуры было достигнуто существенное увеличение ширины канала плюс практически сведено к нулю паразитное сопротивление JFET, обусловленное MOSFET-частью.

На рис. 3 показано распределение концентрации носителей в N- слое. Кривая А показывает распределение (нормальное) в N- слое для идеального PIN диода. Кривая В представляет распределение для стандартного Trench IGBT, которое отличается от идеального случая уменьшением концентрации носителей у эмиттерной части. Это в свою очередь существенно увеличивает сопротивление PIN диода, в результате чего увеличивается напряжение V_CE(SAT). Использование дополнительного N- слоя с высокой концентрацией примесей в CSTBT (кривая С) позволило увеличить проводимость в N- слое и соответственно снизить V_CE(SAT).

Основными требованиями при разработке структуры кристалла мощного полупроводникового прибора является соотношение между скоростью переключения, статическими потерями, областью безопасной работы и способностью противостоять короткому замыканию (К.З.). Частично эти параметры были улучшены с помощью внедрения trench-технологии и возможностью управления временем жизни носителей.

В обычных trench-модулях для уменьшения сопротивления RDS(ON) и, соответственно, VCE(SAT) включают параллельно несколько ячеек. Но это приводит к увеличению тока короткого замыкания, что, в свою очередь, ухудшает естественную способность модуля противостоять К.З. (Кроме того, это приводит к увеличению затворной емкости прибора по сравнению с планарными структурами. А это, в свою очередь, требует увеличения мощности управления прибором и уменьшает его быстродействие.)

Естественная способность противостоять К.З. базируется на поглощении некоторого количества энергии, которое не вызывает перегрева чипа, пока короткое замыкание не будет обнаружено и устранено. В стандартных trench-модулях это время близко к 5 мкс. С помощью RTC- цепочки этот интервал был расширен до 10 мкс.

К сожалению, дополнительное введение RTC-чипа усложняет интеграцию модуля и вследствие этого растет его стоимость - в то время как модули с низкими естественными токами короткого замыкания не требуют помощи дополнительных схем ограничения тока.

Ток К.З. зависит от плотности ячеек и используемой технологии. Для снижения тока К.З. необходимо уменьшать общую ширину канала. Простейший путь достичь этого - использовать ячейки с широким шагом. Но это приводит к увеличению R_DS(ON)- Отсюда проблема выбора между напряжением насыщения V_CE и током l_C.

Выбирая оптимальный шаг ячеек можно добиться желаемого соотношения V_CE/l_C. Например, для применений, где не требуется большая способность выдерживать К.З. - можно использовать узкий шаг ячеек, чтобы получить низкое V_CE. Широкий шаг ячеек можно применять, если необходимо сохранить устойчивость к короткому замыканию в высоковольтных устройствах. Для обеспечения гибкости технологии с использованием минимального количества изменений шаблона была создана новая технология Plugged Cell Merged (PCM) CSTBT (рис. 6)

С этой структурой шаг ячеек может быть откорректирован с помощью подключения необходимого количества ячеек в модуле с высокой плотностью ячеек. Это дает возможность получить низкое значение напряжения насыщения, сохраняя в то же время низким ток насыщения (при К.З.) в одном модуле. С этой технологией возможно достигнуть тока К.З. в 5-8 раз превышающего номинальный ток, не рискуя вывести из строя кристалл. Время устойчивости модуля к К.З. увеличивается в среднем до 20 мкс. (!) без использования дополнительных ограничителей тока.

Поликристаллический кремний в "подключенном" элементе соединяется с электродом эмиттера. Это соединение дает дополнительную емкость исток-сток, которая помогает стабилизировать потенциал стока при К.З. В результате получаем стабильные осцилляции V_CE при К.З. (практически на уровне trench IGBT) даже при высокочастотном переключении (рис. 7).

Кроме введения барьерного слоя, в CSTBT была также оптимизирована и вертикальная структура транзистора. Схематическое сравнение обычного NPT, эпитаксиального РТ и LPT показано на рис. 8.

Принцип LPT-структуры заключается в оптимизации n- области, чтобы обеспечить минимальное напряжение V_CE(SAT) при поддержании устойчивых переключений в области безопасной работы (SOA).

N-буферный слой обеспечивает достаточно высокое напряжение пробоя и низкий ток утечки при оптимально тонкой n- области. Толщина n- области выбирается так, чтобы обедненный слой расширялся до коллектора при приложенном номинальном напряжении в закрытом состоянии. Однако при нормальном рабочем напряжении обедненная область не достигает буферного слоя, подобно транзисторам с обычной NPT структурой.

Другой топологический элемент LPT-структуры - оптимизация n+ буферного и р - коллекторного слоя, которые обеспечивают управление концентрацией носителей заряда в n- слое. В результате получаем улучшенные характеристики переключения без необходимости в дополнительном управлении временем жизни носителей заряда.

Структура новых CSTBT кристаллов позволяет изменять V_CE(SAT) для получения более низких потерь переключения, регулируя время жизни неосновных носителей. На рис. 9 приведена зависимость энергии переключения от напряжения насыщения для LPT-CSTBT транзисторов 5-го поколения. Для высокочастотных индустриальных применений была выбрана целевая рабочая частота от 40кГц до 50 кГц. На основании этой кривой была определена оптимальная точка в районе V_CE(SAT) = 3,8В и Eoff = 0,028mJ/pulse*A.

Время жизни носителей в 1200-вольтовых CSTBT транзисторах 5-го поколения было откорректировано с помощью нового процесса "уничтожения" собственного времени жизни носителей. В результате был получен транзистор со значительно уменьшенной энергией переключения. Кроме того, было уделено особое внимание потерям, связанным с "остаточным" током из-за вносимого ими значительного вклада в общие потери в устройствах с "мягким" и "жестким" переключением.

На рис. 10 приводятся временные диаграммы переключения нового высокочастотного CSTBT и стандартного IGBT. Здесь ясно видно значительное уменьшение потерь переключения и почти полное устранение "остаточного" тока.

На рис. 11 показаны сравнительные потери мощности при "жестком" переключении при индуктивной нагрузке и частоте 50 кГц. Из графика видно, что модули нового поколения обеспечивают уменьшение общих потерь переключения почти на 60%.

Характеристика	3-е поколение планарных IGBT	4-е поколение планарных IGBT	4-е поколение Trench IGBT	CSTBT-LPT
V_CE(sat)	2,5В	2,1В	1,9В	2,0В
I_CE(sat)	600А	1000А	1500А	500А
Cies	9,6нФ	12,9нФ	24,3нФ	12,8нФ
RBSOA	Свыше 300А	Свыше 300А	Свыше 400А	Свыше 400А
tw(crit)	20мкс	5мкс (10мкс RTC)	5мкс (10мкс RTC)	20мкс без RTC