Широкое распространение радиоэлектронных устройств с применением цифровой обработки сигналов обуславливает повышенный интерес к вопросам диагностирования их технического состояния. Одной из разновидностей диагностирования цифровых узлов и блоков является тестовое диагностирование, применение которого на этапе проектирования и изготовления цифровых узлов позволяет определить правильность их функционирования и осуществить процедуру поиска неисправностей. При разработке тестовой диагностики возникает сложность в определении эталонных реакций при тестировании существующих схем, в определении оптимального числа контрольных точек для снятия выходной реакции диагностируемой цифровой схемы. Это можно сделать либо создавая прототип разрабатываемого цифрового устройства и проводя его диагностику аппаратурными методами, либо осуществляя моделирование на ЭВМ как цифрового устройства, так и процесса диагностики. Наиболее рациональным является второй подход, который предполагает создание автоматизированных систем диагностики [5], позволяющих производить диагностику цифровых схем на стадии проектирования и способных решать следующие задачи:

1.         Производить логическое моделирование цифровых схем с помощью ЭВМ. Цель логического моделирования состоит в том, чтобы выполнить функцию проектируемой схемы без её физической реализации. Проверка на правильность моделирования может быть различной в зависимости от уровня представления цифровой схемы в ЭВМ. Если, например, осуществляется проверка только значений логической функции на выходе схемы, то достаточно представить схему на уровне логических элементов [4]. Для того чтобы проверить состояния сигналов в схеме, необходимо точно описать задержки срабатывания всех элементов в условиях синхронизации[3].

2.         Моделирование неисправностей. Задача обнаружения неисправностей в цифровых схемах состоит в том, чтобы определить, обладает ли цифровая схема требуемым поведением. Для решения этой задачи необходимо, прежде всего, установить модель цифровой схемы как объекта контроля, затем метод обнаружения неисправностей и, наконец, модель неисправностей. С точки зрения особенностей поведения цифровых схем их можно разделить на комбинационные и последовательностные. В отношении обнаружения неисправностей комбинационные схемы являются сравнительно простой моделью. Последовательностные схемы в отношении поведения характеризуются наличием внутренних контуров обратной связи, поэтому обнаружение неисправностей в них в общем случае чрезвычайно затруднено.

3.         Моделирование процесса тестовой диагностики. Классическая стратегия тестирования цифровых схем основана на формировании тестовых последовательностей, позволяющих обнаруживать заданные множества их неисправностей. Для реализации генератора тестовой последовательности желательно использовать простейшие методы, позволяющие избежать сложной процедуры их синтеза. К ним относятся следующие алгоритмы:

   1. формирование всевозможных входных тестовых наборов, т.е. полного перебора двоичных комбинаций. В результате применения подобного алгоритма генерируются счётчиковые последовательности;
   2. формирование случайных тестовых наборов с требуемыми вероятностями единичного и нулевого символов по каждому входу цифровой схемы;
   3. формирование псевдослучайных тестовых последовательностей;

   Основным свойством распространённых алгоритмов формирования тестовых последовательностей является то, что в результате их применения воспроизводятся последовательности очень большой длины. Поэтому на выходах проверяемой цифровой схемы формируются её реакции, имеющие ту же длину [6]. Естественно возникают проблемы их запоминания и хранения. Простейшим решением, позволяющим значительно сократить объём хранимой информации об эталонных выходных реакциях, является получение интегральных оценок, имеющих меньшую размерность. Для этого используются алгоритмы сжатия информации. Для того чтобы применять метод компактного сжатия тестирования, необходимо рационально выбирать алгоритм формирования тестовых последовательностей и метод сжатия информации.[2] Для диагностики любой комбинационной схемы особый интерес представляет сигнатурный анализатор, в основе построения которого лежит алгоритм сжатия информации — сигнатурный анализ.

4.         Анализ методов оценки эффективности компактного тестирования. Построение сложных цифровых устройств требует повышенного внимания к компактным методам тестирования для каждого конкретного применения. Поэтому возникает необходимость в оценке эффективности того или иного метода компактного тестирования. В настоящее время в литературе рассматриваются способы сравнения методов компактного тестирования.

        В настоящее время в новой технике тестирования цифровых схем сигнатурный анализ применяется наиболее часто. Это было предопределено несколькими причинами [5], например такими: равномерность закона распределения вероятности Pⁱ необнаружения ошибки кратности i и множество необнаруживаемых ошибок Vⁱ кратности i включает в себя маловероятные конфигурации ошибочных бит в последовательности данных. Построить сигнатурный анализатор можно двумя способами:

1. метод деления полиномов;
2. метод свёртки;

        Главная идея сигнатурного анализа при использовании метода деления полинома на полином основывается на выполнении операции деления многочленов. В качестве делимого используется поток данных, формируемых на выходе анализируемого цифрового узла, который может быть представлен как многочлен p(x) степени L-1, где L — длина потока. Делителем служит примитивный неприводимый полином p(x), в результате деления на который получается частное q(x) и остаток S(x), связанные соотношением

где остаток s(x), представляющий собой полином степени, меньшей чем m=degP(x), называется сигнатурой [9]. Приведем схему сигнатурного анализа на примере полинома x⁵+x⁴+x²+1

Рисунок 1 — Cхема сигнатурного анализатора, построенного по методу деления полиномов.

Рисунок 2 — Пример работы СА, построенного по методу деления полиномов.

Рисунок 3 — Cхема сигнатурного анализатора, построенного по методу свертки.

        Как правило, в изделия, при эксплуатации которых предполагается использовать сигнатурный анализ, в процессе разработки вносят определенные средства, позволяющие производить этот анализ наиболее простыми и дешевыми приборами и повысить эффективность контроля. Прежде всего это средства, позволяющие разрывать в режиме контроля цепи обратной связи в контролируемой схеме [7]. Когда выходит из строя один из элементов, входящих в контур с обратной связью, локализовать неисправности внутри этого контура с помощью сигнатурного анализа не удается.
        На практике, как правило, не требуется разрывать контуры с обратной связью, включающие в себе всего несколько простейших логических элементов, так как локализация сигнатурным анализом неисправности с точностью до такого контура позволяет быстро выявить неисправность конкретного элемента другими методами. Что же касается МПС в целом, то она целиком охвачена обратной связью по контуру программного управления.
        Поэтому для применения сигнатурного анализа необходимо иметь возможность разрывать цепи обратной связи в режиме тестирования МПС. Для однокристального микропроцессора это условие реализуется отключением шины данных от входа МП. Разрыв обратной связи по шине данных можно реализовать с помощью механических переключателей или электронных ключей.
        Вторым важным условием пригодности МПС для испытаний с помощью сигнатурного анализа является наличие схем, вырабатывающих сигналы Пуск и Стоп, необходимые сигнатурному анализатору для выработки измерительного "окна" [8], т.е. интервала времени, в течении которого накапливается сигнатура.
        Третьим требованием является наличие в составе МПС ПЗУ, в котором содержится тестовая программа. В качестве тестовой может выступать как специально разработанная, так и определенная рабочая программа, если она, по мнению разработчика, в достаточной мере использует все устройства МПС.
        Увеличение объема аппаратуры и стоимости разработки МПС с учетом требований применимости сигнатурного анализа по сравнению с объемом и стоимостью обычной МПС не превышает в среднем 1%.

        Типовая структурная схема сигнатурного анализатора состоит из регистра сдвига и сумматора по модулю 2, на входы которого подключены выходы разрядов регистра в соответствии с порождающим полиномом p(x) [5]. Управляющими сигналами сигнатурного анализатора являются СТАРТ, СТОП и СДВИГ. Сигналы СТАРТ и СТОП формируют временной интервал, в течение которого осуществляется процедура сжатия информации на анализаторе. Под действием сигнала СТАРТ элементы памяти регистра сдвига устанавливаются в исходное состояние, как правило, нулевое, а сам регистр начинает выполнять функцию сдвига на один разряд вправо под действием синхронизирующих сигналов СДВИГ. По истечении 2^m-1 тактов функционирования сигнатурного анализатора на его элементах памяти фиксируется двоичный код, который представляет собой сигнатуру, отображаемую в виде 16-ричного кода.
        Таким образом, путём формирования тестовой последовательности на входах анализируемого цифрового устройства для каждого его полюса находим эталонные значения сигнатур, множество которых запоминается и в дальнейшем используется для сравнения со значениями сигнатур, снимаемых с проверяемых устройств. Любое отличие реально полученной сигнатуры от эталонной свидетельствует о том, что полюс схемы функционирует отлично от случая исправного состояния устройства. Причина, вызвавшая отличие сигнатур на данном полюсе, может быть установлена последовательным анализом сигнатур от указанного полюса к входам устройства.
        Эффективность использования такого сигнатурного анализатора ограничивается наличием в нём только одного информационного входа, в то время как количество выходов сложных цифровых узлов достигает значительных величин. Исследование подобных узлов осуществляется с использованием нескольких сигнатурных анализаторов, путём свёртки по модулю два выходных последовательностей или с применением некоторых других схемных решений.[5] Применение таких подходов для анализа многовыходных цифровых схем приводит или к существенному увеличению аппаратурных затрат, или к уменьшению величины вероятности P обнаружения ошибки. Поэтому для многовыходных цифровых узлов создание высокоэффективных цифровых анализаторов весьма актуально.

        Анализу качества сигнатурных анализаторов(СА) посвящено много работ. Хотя в результате этих исследований не выработана единая мера качества, предпочтение отдается СА, описываемым неприводимыми примитивными полиномами. В моей работе за меру качества взята сумма минимальных расстояний полиномиальных кодов, порождаемых полиномом и переменной длинной анализируемой последовательности. Предлагаемая мера позволяет также сравнивать между собой примитивные СА.
        СА можно рассматривать как линейную последовательную машину без выходов, определяемую в виде совокупности двух объектов C=(A,B) [1]. Для вычисления суммы длин минимальных расстояний полинома степени r выполняем следующие действия:

1. Строим бинарную (r,r) матрицу A:
   

   0	0	0	...	0	a0
   1	0	0	...	0	a1
   0	1	0	...	0	a2
   0	0	1	...	0	a3
   ............................
   0	0	0	...	1	ar-1

2. Строим вектор-столбец B размерности r, у которого первая компонента равна 1, а остальные являются нулями.
3. Строим бинарную (r,n)-матрицу Hc(n) = [A^k-1B, A^k-2B ... A¹B, A⁰B]. В операции умножения бинарных матриц под умножением бинарных элементов понимаем их конъюнкцию, а под сложением сложение по модулю 2.
4. Обозначим минимальное расстояние d_c(n), где n — длина входной последовательности. СА обнаруживает d_c-1 ошибок. Если полином примитивный, то для n=2^r d_c(n)=2.
5. Допустим, что для n, которое больше r d_c(n)=d [1]. Если матрица А неособенная (это будет тогда и только тогда, когда a₀=1), то для вычисления d_c(n+1) нужно проверить, существуют ли такие наименьшие d' меньше d-2 и n-1 больше k₁...k_d' и больше нуля, что AⁿB можно получить линейной комбинацией из d' столбцов из матрицы H, которые расположены после n-того столбца. Если такое d' существует, то d_c(n+1)=d'+2, иначе d_c (n+1)=d_c(n)=d.
6. Суммируем длины всех минимальных расстояний, полученных при длинах входных последовательностях от 1 до 2^r-1, где r — старшая степень полинома.

        Основным свойством распространённых алгоритмов формирования тестовых последовательностей является то, что в результате их применения воспроизводятся последовательности очень большой длины. Поэтому на выходах проверяемой цифровой схемы формируются её реакции, имеющие ту же длину. Естественно возникают проблемы их запоминания и хранения. Простейшим решением, позволяющим значительно сократить объём хранимой информации об эталонных выходных реакциях, является получение интегральных оценок, имеющих меньшую размерность. Для этого используются алгоритмы сжатия информации.
        Для того чтобы применять метод компактного сжатия тестирования, необходимо рационально выбирать алгоритм формирования тестовых последовательностей и метод сжатия информации.

1. Барашко А.С. Об одной мере качества сигнатурных анализаторов. Отдельный оттиск — Рига: Зинатне, 1988.
2. Уильямс Г.Б. Отладка микропроцессорных систем: Пер. с англ. — М.: Энергоатомиздат, 1988.
3. Микропроцессоры: системы программирования и отладки / В.А.Мясников, М.Б.Игнатьев, А.А.Кочкин, Ю.Е.Шейнин; Под ред. В.А.Мясникова, М.Б.Игнатьева. — М.: Энергоатомиздат, 1985.
4. Фергусон Дж., Макари Л., Уилльямз П. Обслуживание микропроцессорных систем: Пер. с англ.- М.: Мир, 1989.
5. Кирьянов К.Г., Соловейчик Э.Б. К проэктированию РЭА, ориентированной на диагностику сигнатурным анализом. — Техника средств связи. Сер. Радиоизмерительная техника, 1980, вып. 1 (26), с 9 — 84.
6. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие для втузов.- СПб.: Политехника, 1996.
7. Гилл А. Линейные последовательные машины. — М.:Наука, 1974. — 288 с.
8. Питерсон У, Уелдон Э. Коды, исправляющие ошибки. — М.:Мир, 1976 — 400 с.
9. Smith J. E. Measures of the effectiveness of fault signature analysis //IEEE Trans. on Comput. — 1980. — Vol. C-29, N 6. — P.510-514