"Моделирование логических схем применительно к обучающим системам"

составил магистр Заняла Д.Г.

Библиотека

1. Nicolo Santoro DISTRIBUTED MUTUAL EXCLUSION //Design And Analysis of Distributed Algorithms, Published by John Wiley & Sons, Inc., Hoboken, New Jersey; pgs.549-553)
   

   Отрывок из книги по распределённым вычислениям. Рассмотрен вопрос о взаимных исключениях в распределённых системах

2. Никола Санторо Распределённые взаимоисключения //Design And Analysis of Distributed Algorithms,Published by John Wiley & Sons, Inc., Hoboken, New Jersey; pgs.549-553)
   

   Перевод на русский Заняла Д.Г.

3. Елена Гореткина Полное решение для создания микросхем //Компьютерная неделя, 17-23 мая 2005г., №17(479), Москва //http://kis.pcweek.ru/Year2005/N17/CP1251/Sapr/chapt3.htm

   EVE предлагает платформу ZeBu (Zero Bugs), включающую два решения: персональный эмулятор ZeBu-ZV, который используется для верификации блоков СБИС (рассчитан максимум на 1,5 млн. вентилей с производительностью до 12 МГц), и более мощный эмулятор ZeBu-XL, служащий для верификации и прототипирования микросхем и систем в целом (рассчитан на 3—50 млн. вентилей с производительностью до 30 МГц). Процесс верификации сложных СБИС и систем на кристалле, включая встраиваемое ПО, на платформе Zero Bugs значительно облегчается за счет аппаратного ускорения.

4. Елена Гореткина Проектирование микросхем и печатных плат – “от и до” //Компьютерная неделя, 8-14 июня 2004г., №20(434), Москва //http://kis.pcweek.ru/Year2004/N20/CP1251/Sapr/chapt2.htm

   Современные высокотехнологичные печатные платы невозможно спроектировать и верифицировать, не имея соответствующих САПР высокого уровня. Без них разработчики обречены на многочисленные итерации с получением нулевого результата. Для решения этих проблем компания Mentor Graphics предлагает базовые маршруты проектирования, в частности Expedition PCB. Об этом и других продуктах шла речь на конференции “Проектирование высокоскоростных систем на печатных платах”, организованной Mentor Graphics и ее официальным представителем в России — фирмой Megratec, входящей в группу Inline. В мероприятии приняли участие 130 сотрудников из 60 организаций.

5. Попов Сергей Викторович ПРОГРАММИРОВАНИЕ ИЛИ ЛОГИЧЕСКОЕ МОДЕЛИРОВАНИЕ. // XVII Международная конференция-выставка ("ИТО-2007") 9 - 11 ноября 2007 года, г. Москва //http://www.ito.su/2001/ito/II/4/II-4-8.html

   Описывается теоретический базис и реальные возможности логического моделирования, как альтернативы традиционному программированию при создании обучающих систем.

6. Виктор Денисенко Проблемы схемотехнического моделирования КМОП СБИС //Компоненты и технология On-line версия //http://www.compitech.ru/html.cgi/arhiv/02_03/stat_74.htm

   Преодоление полупроводниковой технологией 0,18 мкм барьера привело к тому, что поведение чисто цифровых схем стало аналоговым и появилась потребность в применении Spice-подобных программ длдя моделирования цепей, состоящих из миллионов и десятков миллионов транзисторов. В предлагаемом аналитическом обзоре описано современное состояние этой проблемы.