Номер

Обозначение

Назначение

Аналоговые и опорные

1

FS ADJUST

Rset подсоединяется между этим выводом и аналоговой землёй и определяет полный размах выходного токового сигнала ЦАП

2

REFIN

Вход опорного напряжения. Может использоваться как внешнее опорное напряжение, так и взятое от внутреннего источника микросхемы с вывода 3 REFOUT

3

REFOUT

Выход внутреннего источника опорного напряжения 1.21В. Необходимо включить блокировочный конденсатор 10нФ между этим выводом и аналоговой землёй.

14

IOUT

Высокоомный токовый выход ЦАП. К этому выводу подключается сопротивление нагрузки.

16

COMP

Вывод частотной коррекции внутреннего «опорного» усилителя. Конденсатор 10нФ включается между этим выводом и аналоговой землёй.

Выводы питания

4

DVDD

Плюс питания цифровой части 5В±5%. Шунтируется конденсатором 100нФ на землю.

5

DGND

Цифровая земля

13

AGND

Аналоговая земля

15

AVDD

Плюс питания аналоговой части 5В±5%. Шунтируется конденсатором 100нФ на землю.

Цифровой интерфейс и управление

6

MCLK

Цифровой вход тактового сигнала. Выходная частота DDS определяется бинарной формулой от частоты MCLK. Стабильность выходной частоты и фазовый шум определяются этим сигналом.

7

SCLK

Логический вход для стробирования битов последовательного интерфейса. Каждый бит загружается через последовательный интерфейс по каждому спаду сигнала SCLK.

8

SDATA

Логический информационный вход последовательного интерфейса. За каждый цикл передачи данных загружается 16-битное слово.

9

FSYNC

Логический вход для строба синхронизации данных при последовательной передаче. Когда FSYNC принимает значение логического нуля, внутренняя логика DDS информируется о том, что в устройство будет загружено новое 16-битное слово.

10

FSELECT

Вывод выбора частотного регистра. FSELECT определяет, какой частотный регистр, FREQ0 или FREQ1 будет подключен к фазовому аккумулятору. Регистр частоты выбирается через вывод FSELECT, либо через бит FSELECT. Значение FSELECT считывается по каждому восходящему фронту MCLK. FSELECT должен быть установлен до возникновения фронта MCLK, иначе может возникнуть неопределённость.
Если для выбора регистра частоты используется бит FSELECT, то вывод FSELECT должен быть соединён с цифровой землёй.

11,12

PSEL0, PSEL1

Вывод выбора фазового регистра. AD9835 имеет 4 регистра фазы. Эти регистры могут использоваться для изменения аргумента косинуса, используемого при считывании значения COS из ПЗУ. Содержимое фазовых регистров добавляется к текущему числу в фазовом аккумуляторе. Как и в случае частотного регистра, значение на этих выводах должно быть установлено до появления очередного фронта MCLK. Также выбор фазового регистра может определяться при помощи битов PSEL0 и PSEL1. Если выбор фазового регистра производится при помощи битов управляющего слова, выводы PSEL0 и PSEL1 должны соединяться с цифровой землёй.

С3

С2

С1

С0

Команда

0

0

0

0

Записывает 16 фазовых битов (текущие 8 + 8 битов в регистре хранения) в выбранный фазовый регистр.

0

0

0

1

Записывает 8 фазовых битов в регистр косвенной адресации

0

0

1

0

Записывает 16 частотных битов (текущие 8 + 8 битов в регистре хранения) в выбранный частотный регистр.

0

0

1

1

Записывает 8 частотных битов в регистр косвенной адресации

0

1

0

0

Биты D9 (PSEL0) и D10 (PSEL1) используются для выбора фазового регистра, когда SELSRC=1. Когда SELSRC=0 фазовый регистр выбирается посредством выводов PSEL0 и PSEL1.

0

1

0

1

Бит D11 используется для выбора частотного регистра, когда SELSRC = 1. Если SELSRC = 0, частотный регистр выбирается посредством вывода FSELECT.

0

1

1

0

Эта команда используется для контроля PSEL0, PSEL1 и FSELECT в ходе лишь одного цикла записи. Биты D9 и D10 используются для выбора фазового регистра, а бит D11 – для выбора частотного регистра, если SELSRC = 1. Если же SELSRC = 0, фазовый регистр выбирается через выводы PSEL0 и PSEL1, а частотный – через вывод FSELECT.

0

1

1

1

Зарезервировано. Настраивает AD9835 для тестирования.

D15

D14

Команда

1

0

Выбирает источник управления частотными и фазовыми регистрами и включает синхронизацию. Бит D13 – бит SYNC. Когда этот бит равен 1, опрос выводов и битов FSELECT, PSEL0 и PSEL1, а также загрузка регистра назначения данными синхронизируются по восходящему фронту MCLK. Задержка увеличивается на 2 цикла MCLK когда SYNC = 1. Когда SYNC = 0 загрузка данных и опрос FSELECT/PSEL0/PSEL1 происходит асинхронно. Бит B12 выбирает бит источника SELSRC. Когда этот бит равен 1 PHASE/FREQ регистр выбирается посредством битов FSELECT, PSEL0 и PSEL1. Когда SELSRC =0  PHASE/FREQ регистр выбирается посредством выводов FSELECT, PSEL0 и PSEL1.

1

1

Режимы SLEEP, RESET и CLEAR. D13 это SLEEP-бит. Когда он равен 1, AD9835 переходит в режим низкого энергопотребления, внутренний тактовый генератор отключается, отключаются также токовый источник ЦАП и источник образцового напряжения REFOUT. Когда SLEEP = 0 AD9835 включён. Когда бит RESET (D12) = 1 фазовый аккумулятор устанавливает в ноль фазу, которая соответствует полному масштабу выходного аналогового сигнала. Когда бит CLR (D11) = 1, биты SYNC and SELSRC устанавливаются в 0. CLR автоматически обнуляется.

A3

A2

A1

A0

Регистр назначения

0

0

0

0

FREG0 REG 8 L LSBs

0

0

0

1

FREG0 REG 8 H LSBs

0

0

1

0

FREG0 REG 8 L MSBs

0

0

1

1

FREG0 REG 8 H MSBs

0

1

0

0

FREG1 REG 8 L LSBs

0

1

0

1

FREG1 REG 8 H LSBs

0

1

1

0

FREG1 REG 8 L MSBs

0

1

1

1

FREG1 REG 8 H MSBs

1

0

0

0

PHASE0 REG 8 LSBs

1

0

0

1

PHASE0 REG 8 MSBs

1

0

1

0

PHASE1 REG 8 LSBs

1

0

1

1

PHASE1 REG 8 MSBs

1

1

0

0

PHASE2 REG 8 LSBs

1

1

0

1

PHASE2 REG 8 MSBs

1

1

1

0

PHASE3 REG 8 LSBs

1

1

1

1

PHASE3 REG 8 MSBs