| RUS | ДонНТУ Портал магистров |
| Биография | Автореферат | Библиотека | Ссылки | Отчет о поиске | Индивидуальный раздел |
АЛГОРИТМ ЦИФРОВОЙ ДЕМОДУЛЯЦИИ МНОГОПОЗИЦИОННЫХ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ ДЛЯ РЕАЛИЗАЦИИ В ПРОГРАММИРУЕМОЙ ЛОГИКЕ
Сорохтин Е.М., Сорохтин М.М.
Источник:
«Исследования и разработки распределённых программных систем»,
вестник Нижегородского университета им. Н.И. Лобачевского, 2010, № 5 (2).
Введение
При передаче цифровой информации с использованием беспроводных каналов связи наибольшее распространение приобрела фазовая манипуляция (ФМ). Простота реализации квадратурных декодеров и устойчивость по отношению к различным искажениям обусловили широкое применение фазовой манипуляции при передаче информации по спутниковым линиям связи. Однако расширение пропускной способности современных линий связи и широковещательной трансляции требует увеличения информационной емкости каналов, что может осуществляться путем повышения символьной частоты и усложнения видов манипуляции (увеличение разрядности передаваемых символов). Так, современные спутниковые линии связи используют фазовую манипуляцию ФМ-8 и обладающие еще большей информационной емкостью квадратурную амплитудную манипуляцию КАМ-16 (спутниковое телевещание стандарта DVB-S) и амплитудно-фазовую манипуляцию АФМ-16/32 (спутниковое телевещание высокой четкости стандарта DVB-S2).
Рис. 1. Схема Костаса для демодуляции сигналов ФМ4
Традиционный подход к демодуляции ФМ-сигналов связан с использованием схем фазовой автоподстройки частоты (ФАПЧ), в частности, на рис. 1 приведена широко известная схема Костаса [1, 2] для демодуляции сигналов ФМ4. Следует отметить, что структура схемы Костаса существенно усложняется при увеличении разрядности кодирования фазы, что делает многопозиционные фазовые демодуляторы все более труднореализуемыми.
Важным фактором, определяющим выбор алгоритма обработки сигнала, является возможность реализации с использованием встраиваемых вычислительных систем. Аппаратные средства, реализующие те или иные методы цифровой обработки сигналов, представлены на рынке широким спектром решений – большие интегральные схемы, цифровые сигнальные процессоры, интегрированные системы на чипе (SOC). Однако в ряде применений (научные исследования, обучение технологиям встроенных вычислений) необходимым требованием к аппаратуре является конфигурируемость – возможность перестройки вычислительной системы для реализации приемника сигналов с другим видом модуляции. Высокую степень конфигурируемости аппаратной вычислительной системы при высокой производительности, низкой стоимости и низком энергопотреблении обеспечивают программируемые логические интегральные схемы (ПЛИС) [3, 4].
В данной статье представлен алгоритм демодуляции сигналов с многопозиционной фазовой манипуляцией, разработанный для реализации с использованием ПЛИС.
Описание алгоритма
Алгоритм основан на применении фазовой автоподстройки, однако за счет использования цифровых вычислительных узлов позволяет производить раздельную подстройку по частоте и по фазе. Структура алгоритма включает в себя цифровой управляемый генератор, квадратурный приемник, блок вычисления фазы и демпфер (рис. 2).
Рис. 2. Функциональная схема алгоритма
Оцифрованные отсчеты входного сигнала поступают, как и в классических схемах, на квадратурный приемник. В качестве опорной частоты в квадратурном приемнике используется сигнал с управляемого генератора. После квадратурного приемника сигналы синфазной (I) и квадратурной (Q) компонент будут содержать в себе разностные частотные составляющие, имеющие фазу φc-φg, где φc – фаза входного сигнала, φg – фаза генератора. Сигналы отфильтрованных I- и Q-компонент подаются на блок вычисления фазы. Реализация цифрового синтезатора частот и квадратурного приемника может быть выполнена в любой встраиваемой системе обработки сигналов. Например, в современных ПЛИС может быть реализован прямой цифровой синтезатор (Direct Digital Synthesizer, DDS) [5] с аккумулятором фазы разрядностью 48 бит, обеспечивающим прецизионную точность. Алгоритм автоподстройки цифрового синтезатора зависит от его реализации, в частности, для прямого цифрового синтезатора автоподстройка фазы заключается в добавлении величины разности фаз к значению аккумулятора.
Блок вычисления фазы вычисляет текущее значение фазы сигнала по квадратурным компонентам. В реализации данного блока может быть использовано прямое вычисление арктангенса по I- и Q-компонентам или же вычисление оценки ФЧХ. Выходными данными для блока вычисления фазы является N-разрядный нормированный на 2N код. Структура кода приведена на рис. 3.
Рис. 3. Структура нормированного кода фазы
Получить нормированный таким образом код фазы возможно, например, при помощи алгоритма CORDIC [6], позволяющего вычислять значения тригонометрических функций при помощи преобразований координат. Нормировка кода фазы играет здесь важную роль, поскольку при синтезе частот с использованием прямого цифрового синтезатора значение аккумулятора фазы содержит в себе также нормированный код фазы, вследствие чего автоподстройка может производиться без дополнительных преобразований значения разности фаз.
С выхода блока вычисления фазы N-F младших бит нормированного кода дополняются F нулевыми старшими битами и поступают на демпфер. При таком дополнении нулевыми битами генератор окажется нечувствительным к скачкообразным изменениям фазы входного сигнала на величины, кратные 2π/2F, так как при таком изменении меняются только старшие F бит кода, которые на вход генератора не передаются. После этого генератор будет подстраивать фазу в диапазоне [0, 2π/2F]. А при скачкообразном изменении на 2π/2F±e генератору будет передаваться информация о необходимости подстройки на величину ±e, поскольку нормированные коды фазы для значений φ и φ+K(2π/2F) отличаются лишь старшими F битами для любого целого числа K (рис. 4). В то же время F старших бит нормированного кода фазы будут показывать истинное значение разности фаз, которое будет меняться только при скачкообразных изменениях фазы входного сигнала на K(2π/2F).
Рис. 4. Автоподстройка для случая Nφ=2
Приведенная схема фазовой автоподстройки может применяться для демодуляции ФМ-сигнала с любым количеством бит F. Выходом истинного значения фазы при этом будут F старших бит с блока вычисления кода фазы. Зануление старших бит нормированного кода фазы в данном алгоритме является реализацией операции вычисления остатка от деления на делитель, равный степени числа 2. Данная операция необходима для логического разделения фазовой плоскости на 2F частей, что применимо к подавляющему большинству видов фазовой манипуляции.
Заключение
Представленный алгоритм ввиду своей простоты хорошо подходит для реализации во встраиваемых системах. В частности, в современных ПЛИС такая обработка может быть реализована в виде множества каналов.
Также важным является тот факт, что система может работать с сигналами, для которых частота дискретизации равна тактовой частоте ПЛИС, что дает возможность обрабатывать сигналы, оцифрованные с высокими частотами. На частотах дискретизации, низких по сравнению с тактовой, объём аппаратных ресурсов в расчете на один канал обработки становится существенно меньше, и появляется возможность реализовать большее число каналов за счет смешанной параллельно-последовательной обработки.
Поскольку управляемый цифровой генератор в отличие от аналогового имеет возможность независимой подстройки фазы и частоты, появляется возможность разрабатывать схемы обработки, невосприимчивые к доплеровскому изменению частоты за счет независимой подстройки по частоте и по фазе. Применение арифметических устройств позволяет также добавлять обратные связи по другим параметрам, в частности по амплитуде для демодуляции QAM-сигналов или по частоте для демодуляции ЧМн сигналов.
Список литературы
1. Апорович А.Ф., Чердынцев В.А. Радиотехнические системы передачи информации: Учебное пособие для радиотехнич. спец. вузов. Мн.: Выш. шк.,1985. 215 с.
2. Steber J.M. The Communication Edge. PSK Demodulation. Part 1, 2. URL: http://www.wj.com (дата обращения: 25.03.2010).
3. Virtex-5 FPGA XtremeDSP Design Considerations User Guide / Xilinx Inc, 2005. URL: htttp://www.xilinx.com/support/documentation/user_guides/ug193.pdf (дата обращения: 25.03.2010).
4. Spartan-6 FPGA DSP48A1 Slice User Guide / Xilinx Inc, 2005. URL: http://www.xilinx.com /support/documentation/user_guides/ug389.pdf (дата обращения: 25.03.2010).
5. Direct Digital Synthesizer v5.0. /Xilinx Inc, 2005.URL: http://www.xilinx.com/support/documentation/ip_documentation/dds.pdf (дата обращения: 25.03.2010).
6. Andraka R. A Survey of Cordic Algorithms for FPGA Based Computers // ACM/SIGDA 6th International Symposium on FPGAs, 1998. Р. 1981–2000.
© Nesterenko Ann, 2011