http://pcl.cs.ucla.edu
сайт посвящен параллельному логическому моделированию.

8^*

http://citeseer.nj.nec.com/
на сайте присутствует огромное количество статей и диссертаций по параллельному логическому моделированию в формате ps и pdf. Все статьи на английском языке.

Специализированные разделы на различных серверах

http://home.t-online.de/home/Gerd.Meister/project/dvsim/dvsim.en.html
Статьи о параллельном логическом моделировании. Все статьи в формате ps. Язык английский.

http://www.icims.csl.uiuc.edu/~hajj/
Professor of Electrical and Compute Engineering Ibrahim N. Hajj's Homepage. Research Interests: Computer-Aided Design of VLSI Circuits and Systems, VLSI Design for Reliability, VLSI Design for Low Power, Mixed-Mode Simulation, Fault Simulation and Testing. Publications, research, students, links.

http://www.uran.donetsk.ua/~masters/2001/fvti/tereschuk/
Персональная страница магистра донецкого национального технического университета Терещука Д.С. Тема диссертации: "Разработка методов и алгоритмов системы многозначного параллельного логического моделирования и построения тестов для МОП СБИС". 2001 г.

http://citeseer.nj.nec.com/meister93survey.html
В статье описываются основные принципы параллельного логического моделирования, обсуждаются различные подходы к параллельному логическому моделированию, а также дается обзор исследований в этой области. Автор Gerd Meister, 1993 г. Статья доступна в форматах pdf и ps. Язык английский. На странице также присутствует обширный перечень ссылок на другие статьи, относящиеся к параллельному логическому моделированию.

http://citeseer.nj.nec.com/469917.html
В статье предложены две техники позволяющие ускорить параллельное логическое моделирование, основанное на событиях - алгоритм разбиения логических схем на части, и гибридный протокол параллельного моделирования. Автор Hong Kyu Kim. Статья доступна в форматах pdf и ps. Язык английский. На странице также присутствует обширный перечень ссылок на другие статьи, относящиеся к параллельному логическому моделированию.

http://www.computer.org/proceedings/pdp/7031/70310304abs.htm
В статье описывается реализация алгоритма распределенного моделирования цифровых схем на сети рабочих станций. Авторы: Boianov, L.; Jelly, I., 1995 г., язык английский, формат - pdf.

http://www.sigda.org/Archives/ProceedingArchives/Dac/Dac91/papers/1991/dac91/14_2/14_2.htm
We present a caching method that significantly reduces the cost of subnetwork evaluation during switch-level simulation. The method speeds up switch-level simulation by as much as a factor of two while encurring a reasonable space penalty that is linearly related to the netlist size. Larry G. Jones

http://pcl.cs.ucla.edu/projects/mirsim/wamis.html
Yu-an Chen and Rajive Bagrodia
Circuit simulation is a significant bottleneck in the design of VLSI circuits and parallel execution offers the potential for considerably reducing the simulation time for large circuits. We have developed MIRSIM, a parallel switch-level circuit simulator. This is a Maisie implementation of IRSIM, an existing event-driven simulator that incorporates a linear model of MOS transistors. The implementation has been used to simulate a number of circuits using both conservative and optimistic protocols on the IBM SP2 using a variety of circuit partitioning techniques

http://www.uran.donetsk.ua/~masters/2001/fvti/tereschuk/diss/lib/faultmop.htm
Рассматриваются преобразования структур данных для исправной МОП-схемы, которые позволяют моделирование основных неисправностей МОП-схем, соответствующих конкретным физическим дефектам при их изготовлении, свести к моделированию соответствующего исправного устройства. Параллельное моделирование неисправностей современных МОП-СБИС представлен итерационным решением системы булевых уравнений вида Xn+1=U(Xn)), где Xn - значение многозначного узла в схеме в n-итерации, U -преобразование, зависящее от топологии схемы, выбранного алфавита моделирования и типа базовых компонентов составляющих устройство. Приведен пример расчета. А.И. Андрюхин, к.т.н. Донецкий государственный технический университет,Украина 1997 г.

http://www.uran.donetsk.ua/~masters/2001/fvti/tereschuk/diss/lib/egorov.htm
Описывается новый подход к временному моделированию цифровых МОП-схем на ключевом уровне. Этот подход объединяет некоторые преимущества используемых в Elogic [I], Rsim [2] и Mom [3] способов и такие программы работают на два-три порядка быстрее, чем программы типа SPICE. Во время моделирования этим способом также оценивается потребляемая схемой мощность. Возможна подстройка требуемого соотношения скорости/точности моделирования для отдельных частей схемы.Ю.Б. Егоров, А.В. Зиновьев. НИИ систем автоматизированного проектирования РЭА и СБИС Российской Академии наук (НИИСАПРАН)

http://citeseer.nj.nec.com/31357.html
Parallel and Distributed Simulation of Discrete Event Systems (1996)
Авторы: Alois Ferscha, Satish K. Tripathi , формат ps и pdf, язык английский.

http://citeseer.nj.nec.com/86115.html
Large Scale Circuit Partitioning With Loose/Stable Net Removal And Signal Flow Based Hierarchical Clustering (1997)
Автор:Sung Kyu Lim , формат ps и pdf, язык английский.

http://citeseer.nj.nec.com/87880.html
Распределенное дискретное событийное моделирование: Optimistic Protocols With Probabilistic Time Window Adaptation.
Автор: Johannes Lüthi, формат ps и pdf, язык английский.

http://citeseer.nj.nec.com/70089.html
Статья с описанием параллельного моделирования СБИС на ключевом уровне.
Авторы: Yu-an Chen, Vikas Jha, and Rajive Bagrodia, формат ps и pdf, язык английский.

http://citeseer.nj.nec.com/chen98shared.html
В статье описана реализация системы логического моделирования на системе с разделяемой памятью (1998)
Авторы: Yu-an Chen and Rajive Bagrodia, формат ps и pdf, язык английский.

http://citeseer.nj.nec.com/38474.html
Оценка параллельного логического моделирования с помощью DVSIM
Автор: Gerd Meister, формат ps и pdf, язык английский.

http://citeseer.nj.nec.com/chamberlain95parallel.html
параллельное логическое моделирование СБИС (1995)
Автор: Roger D., формат ps и pdf, язык английский.