Актуальність теми дослідження:

Бурхливий розвиток сучасної інтегральної мікросхемотехніки, особливо програмованих логічних інтегральних схем (ПЛ І С), привів до того, що широко поширена методологія алгебри логічного проектування цифрових пристроїв пр ипинила встигати за технологічним прогресом. Мінливість базису зажадала розробки все нових методів алгебри.

Ступінь науковості роботи:

Розробка методів оптимізації куруючого автомата, з використанням технології картографування, як способу декомпозиції є невід'ємною частиною наукового дослідження, яка надалі дозволить значно скоротити апаратні витрати при реалізації пристрою .

Мета і завдання дисертаційного дослідження:

Мета технології картографування, як способу декомпозиції - скоротити використовуваний простір , затримку, або комбінацію того і іншого в мережі програмованих логічних блоків. У даній роботі ставиться завдання оцінити сучасні технології алгоритмів нанесення на карту FPGA і розробити власні алгоритми і методи з погляду оптимізації займаного простору ..

Об'єкт дослідження:

Керуючі а втомати Мура і FPGA компоненти: комбінаційно логічні блоки (КЛБ), взаємодія між ними, а також логічні функції і їх оптимізація з погляду займаного простору на кристалі.

Предмет дослідження:

Реалізація алгоритмів оптимізації логічних функцій в ПЛ І С типу FPGA .

Область дослідження:

Алгоритми оптимізації куреючого автомата Мура на лічильнику в базисі стандартних В ІС .

Теоретичні і методологічні основи дослідження:

Дослідження доцента Зеленоьвої І.Я. «Алгоритми оптимізації керуючих автоматів на лічильнику в базисі стандартних ВІС ». Результати досліджень в області оптимізації займаного простору КЛБ (університет Торонто).

Наукова новизна :

Розробка нових алгоритмів оптимального картографування, що в значній мірі зменшить собівартість про ектованих пристроїв на FPGA .

 

Основні положення и результати, що виносяться на дослідження

GIF-анімація розміром 190px X 180px містить 7 кадрів

Реконфігурованими інтегральними схемами FPGA є програмовані логічні блоки, оточені конф ігуруємими з ' єднаннями . Найсучасніші пристрої FPGA містять програмовані логічні блоки, засновані на K-input LUT (K-LUT ), кожен K-LUT | містить 2^K біт, що конфігуруються, за допомогою яких реалізується будь-яка K-input функція.

Число LUT- і в , необхідне для реалізації наданої схеми, визначає розмір і вартість FPGA реалізації. Тому одними з головних етапів автоматизованого проектування FPGA є картографування, яке переносить опис логічної схеми на безліч LUT елементів архітектури FPGA .

Мета технології картографування, як способу декомпозиції - скоротити використовуваний простір , затримку, або комбінацію того і іншого в мережі програмованих логічних блоків. У даній роботі оцінюються сучасні технології алгоритмів нанесення на карту з погляду оптимізації займаного простору.

Подальші дослідження пов'язані з реалізацією пристроїв управління на FPGA і подальшій оптимізації логічних схем по вартісних характеристиках. Дослідження направлені на підтвердження (або спростування) теоретичних припущень про те, що оптимальне перетворення підсхем дозволяє використовувати меншу кількість LUT , причому сумарна оптимізація займаного простору може досягати 60%, що істотно впливає на зменшення загальної вартості пристрою .