Ссылки по теме выпускной работы

    Материалы магистров ДонНТУ

  1. Разработка и исследование метода верификации FPGA проектов по методологии ведомого зонда на базе технологии Boundary Scan

    Автор: Астахов Е.А.

    Руководитель: к.т.н., доц. Зинченко Ю.Е.

  2. Разработка и исследование методов тестирования FPGA−устройства с использованием технологии Boundary-Scan

    Автор: Ковтун Д.О.

    Руководитель: к.т.н., доц. Зинченко Ю.Е.

  3. Разработка алгоритмов тестирования FPGA−устройств по технологии периферийного сканирования

    Автор: Мирошников А.С.

    Руководитель: к.т.н., доц. Зинченко Ю.Е.

  4. Исследование и разработка на FPGA SPP−архитектуры поста контроля цифровых устройств

    Автор: Свистунов С.В.

    Руководитель: к.т.н., доц. Зеленёва И.Я.

  5. Разработка и исследование метода синтеза тестов для типовых элементов замены (ТЭЗ)

    Автор: Мяделец А.А.

    Руководитель: к.т.н., доц. Зинченко Ю.Е.

  6. Розробка діагностичної моделі FPGA−пристроїв та синтез тестів на її базі

    Автор: Ритов А.С.

    Руководитель: к.т.н., доц. Зинченко Ю.Е.

  7. Исследование алгоритмов построения контроллеров с использованием систем на кристалле

    Автор: Грудинин А.А.

    Руководитель: д.т.н., проф. Баркалов А.А.

  8. Разработка и исследование методов и структур аппаратной генерации тестов и анализа тестовых реакций на базе FPGA

    Автор: Блинов Ю.В.

    Руководитель: к.т.н., доц. Зинченко Ю.Е.

    9. Цикл статей, посвященных технологии граничного сканирования

  9. Введение в технологию граничного сканирования

    Авторы: Городецкий А., Курилан Л.

    Описание: Рассматриваются предпосылки возникновения стандарта цифровой технологии граничного сканирования, основы ее архитектуры и контроллер ТАР.

  10. Регистры и команды граничного сканирования

    Авторы: Городецкий А., Курилан Л.

    Описание: Рассмотрение регистров и команд граничного сканирования.

  11. Язык описания структур граничного сканирования

    Авторы: Городецкий А., Курилан Л.

    Описание: Рассмотрение наиболее употребляемых команд граничного сканирования, обзор языка BSDL описания структур граничного сканирования.

  12. Основной формат ввода тест−программ и тесты граничного сканирования

    Авторы: Городецкий А., Курилан Л.

    Описание: Рассматривается SVF — основной формат ввода тест-программ ГС, наиболее употребимые типы тестов граничного сканирования, а также принцип внутрисхемного программирования и его связь с протоколом ГС.

  13. Тестопригодное проектирования схем для граничного сканирования

    Авторы: Городецкий А., Курилан Л.

    Описание: Рассматриваются основы тестопригодного проектирования схем, предназначенных для тестирования и внутрисхемного программирования средствами граничного сканирования.

  14. Системы поддержки граничного сканирования Scanworks и Scanexpress

    Авторы: Городецкий А., Курилан Л.

    Описание: Pассматриваются основы построения и особенности систем поддержки граничного сканирования американских фирм Asset InterTech и Corelis.

  15. Системы поддержки граничного сканирования ProVision и onTap

    Авторы: Городецкий А., Курилан Л.

    Описание: Рассматриваются основы построения и особенности систем поддержки граничного сканирования фирм JTAG Technologies и Flynn.

  16. Введение в аналоговый стандарт граничного сканирования IEEE 1149.4

    Авторы: Городецкий А., Курилан Л.

    Описание: Введение в аналоговый стандарт граничного сканирования IEEE 1149.4: структура, регистры, режимы работы, команды и характеристики.

  17. Программы ГС−тестирования современных печатных плат в примерах

    Авторы: Городецкий А., Курилан Л.

    Описание: Примеры построения фрагментов программ ГС-тестирования кластеров.

  18. Аппаратное обеспечение системы Provision фирмы JTAG Technologies

    Авторы: Городецкий А., Курилан Л.

    Описание: Обзор аппаратных средств системы ProVision фирмы JTAG Technologies, предназначенных для сопряжения с JTAG-тестируемыми ПП и узлами.

    19. Научные работы и статьи

  19. Разделяй и властвуй — принцип граничного сканирования

    Авторы: Рустинов В., Городецкий А.

    Описание: Основные направления использования граничного сканирования и тенденции его развития.

  20. Средства внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, разрабатываемых на базе ПЛИС с архитектурой FPGA фирмы Xilinx — ChipScope Pro

    Авторы: Зотов В.

    Описание: Настоящая публикация открывает серию статей, посвященных вопросам аппаратной отладки цифровых устройств и встраиваемых микропроцессорных систем, разрабатываемых на базе ПЛИС с архитектурой FPGA. Первая статья знакомит с функциональными возможностями и структурой комплекса средств внутрикристальной отладки ChipScope Pro.

  21. Системы верификации на основе реконфигурируемых устройств

    Авторы: Палагин А.В., Опанасенко В.Н., Сахарин В.Г.

    Описание: Выполнен анализ принципов построения и функционирования современных систем верификации реконфигурируемых устройств на основе программируемых логических интегральных схем (ПЛИС) таких известных фирм, как Virtual Computer Corporation (HOT), Nallatech (FUSE), Aptix (System Explorer), Xilinx (XtremeDSP Development Kit).

  22. Обзор марштура проектирования ПЛИС FPGA Advantage компании Mentor Graphics

    Авторы: Рабоволюк А.

    Описание: Знакомство с основами проектирования в маршруте FPGA Advantage.

  23. Верификация алгоритмов электронных проектов ПЛИС для систем аварийной защиты ядерных реакторов

    Авторы: Андрашов А.А., Харченко В.С., Рева Л.А., Головир  В.А., Шугаев А.Ю.

    Описание: Предлагаются принципы верификации алгоритмов электронных проектов ПЛИС, используемых в системах аварийной защиты ядерных реакторов.

  24. Организация верификации систем-на-кристалле в мобильной системе тестирования

    Авторы: Радзивиллович М. В., Филиппов А. С.

    Описание: В работе предложены варианты решения задач и представлены разработанные инструментальные средства для верификации систем-на-кристалле в мобильной системе тестирования.

  25. Проектирование в условиях временных ограничений: верификация проектов (1 часть)

    Авторы: Грушвицкий Р., Михайлов М.

    Описание: Рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования.

  26. Проектирование в условиях временных ограничений: верификация проектов (2 часть)

    Авторы: Грушвицкий Р., Михайлов М.

    Описание: Авторы продолжают рассмотрение вопросов верификации проектируемой аппаратуры. Данный выпуск посвящен описанию языка PSL (Property Specification Language).

  27. Проектирование в условиях временных ограничений: верификация проектов (3 часть)

    Авторы: Грушвицкий Р., Михайлов М.

    Описание: Авторы продолжают рассмотрение вопросов верификации аппаратуры, и потому включили в данную статью краткий обзор возможностей применения открытой библиотеки верификации OVL (Open Verification Library).

  28. Проектирование в условиях временных ограничений: верификация проектов (4 часть)

    Авторы: Грушвицкий Р., Михайлов М.

    Описание: В статье рассматриваются общие вопросы применения мониторов открытой библиотеки верификации OVL. Заключительная часть цикла посвящена также перспективам развития средств верификации и их отражению в языках описания аппаратуры.

  29. Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx (часть 2)

    Авторы: Зотов В.

    Описание: Вторая часть курса знакомит с последовательностью этапов проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Приводятся краткие рекомендации по выбору кристаллов для реализации разрабатываемого устройства. Подробно рассматривается процесс создания нового проекта в САПР серии Xilinx ISE.

  30. Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx (часть 20)

    Авторы: Зотов В.

    Описание: В двадцатой части курса завершается описание параметров процесса формирования конфигурационной последовательности для проектов, разрабатываемых на базе ПЛИС с архитектурой FPGA. Рассматривается выполнение процессов генерации конфигурационного битового потока для проектируемого устройства и его последующей загрузки в кристалл.

  31. Применение средств Mentor Graphics O_In и Mentor Graphics Questa для верификации проекта с использованием формальных методов

    Авторы: Рабоволюк А.

    Описание: В статье рассмотрен метод расширенной функциональной верификации проекта, основанный на формальной модели. Данный метод позволяет «выловить» такие ошибки, которые традиционными методами обнаружить очень сложно, а в некоторых случаях и невозможно.

  32. A Methodology for Advanced Block Level Verification

    Авторы: Aggarwal A., Aneja R.

    Описание: Эта статья описывает процесс передовых методов верификации на уровне блоков.

  33. Introducing UVM Connect

    Авторы: Erickson A.

    Описание: Эта статья ознакамливает с новой библиотекой Mentor UVM Connect (UVMC) с открытым исходным кодом.

  34. UVM Express

    Авторы: Fitzpatrick T.

    Описание: Эта статья взята из UVM/OVM Online Methodology Cookbook находящейся на verificationacademy.com. Данная статья является обзорной, представляет UVM Express.

  35. Using Formal Technology To Improve Coverage Results

    Авторы: Sabbagh R., Foster H.

    Описание: В этой статье рассматривается аспект отладки верификационного покрытия.

  36. Hiding the Guts

    Авторы: Salemi R.

    Описание: В данной статье рассматривается один из способов сокрытия ошибок

    37. Техническая и справочная литература

  37. Национальная библиотека Украины имени В.И. Вернадского

    Крупнейшая библиотека Украины, главный научно-информационный центр государства. Входит в число десяти крупнейших национальных библиотек мира.

    38. Специализированные сайты и порталы

  38. CIT−форум

    Крупнейший архив научной и практической информации по компьютерным наукам

  39. JTAG−ТЕСТ

    Компания JTAG.ТЕСТ (дочерняя от компании StarTest) специализируется на применении технологий граничного сканирования JTAG.

  40. Verification Academy

    Verification Academy обеспечивает методологический мост между высокостоимостными предложениями (связанными с передовыми технологиями верификации) и низкоуровневыми компонентами (связанные с конкретным инструментом и деталями языка верификации).

  41. Лаборатория ДонНТУ

    Лаборатория ДонНТУ FPGA-технологии проектирования и диагностика компьютерных систем

    42. Разработчики средств верификации цифровых устройств

  42. Synopsys

    Synopsys является мировым лидером в автоматизации электронных проектов (EDA), поддерживающим мировой рынок электроники программным обеспечением, IP ядрами и сервисами, используемыми в проектировании и изготовлении полупроводников.

  43. Cadence

    The Cadence Enterprise Verification Solution предоставляет пользователям доступ к верификационным сервисам и подготовке, а также обширной экосистеме партнеров для создания, дополнения, расширения и настройки их верификационного окружения.

  44. Mentor Graphics

    Mentor Graphics является лидером в автоматизации электронных проектов. Мы позволяем компаниям разрабатывать более лучшие электронные проекты быстрее и более эффективно в стоимостном плане.

  45. Accellera

    Мы являемся независимой и совместной организацией преследующей цель создавать и продвигать проектирование на системном уровне, моделирование и верификационные стандарты для использования мировой электронной индустрией.

  46. Doulos

    Doulos обладает уникальными возможностями, чтобы дать вам полное представление возможностей SystemVerilog – включая UVM, в контексте любого инструмента.

  47. Open Verification Library

    Этот вебсайт обеспечивает ресурсы для пользователей стандартной Open Verification Library фирмы Accellera.

  48. Aldec

    Мы обещаем предоставлять ведущие методы верификации которые поддерживают последние языковые стандарты позволяющие нашим клиентам расти, используя при этом новые технологии.

    49. Производители систем граничного сканирования

  49. ASSET InterTech

    ScanWorks Platform для встраиваемых инструментов: Boundary-Scan тест, Processor-Controlled тест, Intel® IBIST, Core инструментарий.

  50. JTAG

    Boundary-Scan (JTAG) тест и решения внутрисистемного программирования (IEEE 1149.1).

  51. Flynn Systems

    Flynn Systems остается предпочтительным поставщиком IEEE 1149.1 совместимых boundary scan / JTAG решений и решений автоматической генерации тестов для ATE систем.

  52. Goepel Electronic

    Как ведущий поставщик GOEPEL electronic разрабатывает и изготовляет интеллектуальные решения для тестирования установленных PCB и электронных устройств.

  53. Intellitech

    Intellitech разработал революционную запатентированную технологию для использования изготовителями электронных устройств и полупроводниковой индустрией.

  54. XJTAG

    XJTAG является ведущим поставщиком IEEE Std. 1149.1 совместимых boundary scan инструментов разработки. Их JTAG (Joint Test Action Group) система разработки предоставляет высоко конкурентноспособные решения для проектировщиков и разработчиков электронных схем.

  55. Acculogic

    Acculogic проектирует, изготовляет и продает широкий спектр систем и инструментов для тестирования электронных устройств, схемных плат и систем.