Библиотека по теме:

"Исследование и разработка на FPGA SPP-архитектуры поста контроля цифровых устройств"

1. Свистунов С. Н. "SPP-архитектура поста контроля цифровых устройств", IV международная конференция студентов, аспирантов и молодых учёных "Компьютерный мониторинг и информационные технологии", г. Донецк, 13-14 мая, 2008 г.
2. Burnell West and Tom Napier "Sequencer Per Pin™ Test System Architecture" , Schlumberger Technologies -ATE Division 1601 Technology Dr. San Jose, CA 95110-1397 [источник]
3. Перевод статьи Burnell West and Tom Napier "Sequencer Per Pin™ Test System Architecture" , Schlumberger Technologies -ATE Division 1601 Technology Dr. San Jose, CA 95110-1397 [источник оригинала]
4. Зинченко Ю., Тарасенко А., Маркитантов В., Прокопченко В., Мирошников А., Рытов А. "FPGA- и HDL-технологии и проектирование диагностического обеспечения на их основе" [источник]
5. Зинченко Ю. Е. "Синтез оптимальных структур асинхронных сигнатурных анализаторов", Сборник трудов Донецкого государственного технического университета. Серия: Информатика, кибернетика и вычислительная техника, выпуск 6. - Донецк: ДонГТУ, 1999.- С. 186-191. [источник]
6. Зинченко Ю.Е., Мирошников А.С., Рытов А.С., Мухаммад Ясыр Каддафи "Прокетирование диагностического обеспечения на базе FPGA, HDL и HES технологий." (Опубликовано в сборнике "Материалы международной научно-технической конференции International Active-VHDL Conference" стр. 13 - 24) [источник]
7. Шаропин Ю., Будаев В. "Основы построения систем питания ПЛИС" , Журнал "Компоненты и технологии" 2006 г. №8 [источник]
8. Рыжков А. "Анализ трудоемкости этапов и проблем при проектировании цифрового устройства базе БИС программируемой логики (ПЛИС)" [источник]
9. Самир Самхури, "Оптимизация параметров FPGA матриц за счет правильного HDL кодирования", [источник]