Специальность: Компьютерные системы и сети
Тема выпускной работы: Исследование методов оптимизации схем управляющих автоматов на счетчике в базисе: ПЛИС FPGA семейства ALTERA Cyclone IV
Научный руководитель: к.т.н., доцент Зеленёва Ирина Яковлевна.
1. Параллельные цифровые автоматы - подготовка к синтезу
Описание: Предложены модели синтез в универсальном базисе "И", "ИЛИ", "НЕ" и с использованием языка описания аппаратуры VHDL.
Авторы: А. В. НЕМЧЕНКО
Источник: http://www.softcraft.ru/auto/etc/avn/avn2.shtml
2. MicroBlaze - семейство тридцатидвухразрядных микропроцессорных ядер, реализуемых на основе ПЛИС фирмы Xilinx
Описание: Особенностями микропроцессорного ядра MicroBlaze и основные элементы архитектуры микропроцессорного ядра MicroBlaze.
Авторы: Валерий Зотов
Источник: http://www.compitech.ru/html.cgi/arhiv/03_09/stat_48.htm
3. Проектирование в условиях временных ограничений: верификация проектов
Описание: В статье рассматриваются общие вопросы применения мониторов откры той библиотеки верификации OVL. Заключительная часть цикла посвяще на также перспективам развития средств верификации и их отражению в языках описания аппаратуры.
Авторы: Михайлов Максим, Грушвицкий Ростислав
Источник: http://kit-e.ru/articles/plis/2008_08_89.php
4. Введение в проектирование комбинационных схем на ПЛИС
Описание: Рассматриваются общие вопросы проектирования комбинационных схем на основе ПЛИС. Предлагается аналитический обзор наиболее известных методов синтеза комбинационных схем: традиционных и реализованных в широко используемых программных пакетах.
Авторы: В. Соловьев, А. Климович
Источник: http://www.chipinfo.ru/literature/chipnews/200305/3.html
5. Синтез на ПЛИС совмещенных моделей конечных автоматов
Описание: Рассматривается новый подход к проектированию конечных автоматов на ПЛИС, когда в рамках одной структурной модели, названной совмещенной, объединяется несколько различных моделей конечных автоматов. Это позволяет наиболее полно использовать архитектурные возможности ПЛИС и положительные качества каждой модели для реализации конечных автоматов.
Авторы: В. Соловьев, А. Климович
Источник: http://www.chipinfo.ru/literature/chipnews/200303/4.html
6. Altera FPGA Research: Partial Reconfiguration, and High-Level Synthesis with OpenCL
Описание: В этом статье описаны две активных областей исследований на Altera. Первая частичная реконфигурация, в результате чего часть FPGA можно перепрограммировать, не нарушая другие части того же устройства. Вторая область OpenCL для FPGA компилятора; OpenCL является данными параллельного языка программирования, который могут ориентироваться на несколько процессоров или графических процессоров.
Авторы: Russell Tessier
Источник: http://www.cs.washington.edu/education/p189-tessier.pdf
7. Отладка устройств, реализованных на ПЛИС: логический анализатор, размещение внутри ПЛИС
Описание: Полезным средством отладки устройства, реализованного на ПЛИС, может оказаться логический анализатор, размещенный внутри этой ПЛИС. Такой анализатор имеет доступ ко всем логическим сигналам - как к внешним, поступающим на выводы ПЛИС, так и к внутренним, не поступающим на ее внешние выводы.
Авторы: Погорилый А., Соколов А.
Источник: http://www.radioradar.net/articles/scientific_technical/analiz_plis.html
8. Оптимизация параметров FPGA матриц за счет правильного HDL кодирования
Описание: В статье рассматрены способы реализации оптимизации параметров FPGA, способы кодирования.
Авторы: Самир Самхури
Источник: http://www.chipnews.ru/html.cgi/arhiv_i/99_02/stat-33.htm
9. Модель эмуляции Virtual Target предоставляет расширенные возможности визуализации при внутрисистемной отладке, дают возможность пользователю осуществлять эффективное управление конечным устройством
Описание: Altera выпускает первый виртуальный программный симулятор Virtual Target для систем разработки программного обеспечения для FPGA.
Авторы: Андрей Лебедев
Источник: http://catalog.gaw.ru/index.php?page=document&id=39523
10. FPGA verification must address user uncertainty for prototyping, system validation
Описание: Статья о верификации FPGA.
Авторы: Loring Wirbel
Перевод: Турмий А.С.
Источник: http://dsp-fpga.com/fpga-uncertainty-prototyping-system-validation
