Солдатов КА Синтез автомата Мура с расширением кодов состояний перехода

ДонНТУ -> Магистры ДонНТУ
Автобиография (ENG RUS UKR)
Реферат (ENG | RUS | UKR) Библиотека Ссылки Отчет о поиске Индивидуалный раздел
Это йа!

Солдатов Кирилл Альбертович

Факультет вычислительной техники и информатики
Специальность: Системное программирование


Тема магистерской работы:
Синтез автомата Мура с расширением кодов состояний перехода

Научный руководитель: Баркалов А.А., Мальчева Р.В.




Введение

      Хотелось бы начать автореферат с обзора исследований разработок по данной теме на трех уровнях:

      Модель микропрограммного автомата (МПА) Мура [1] часто используется при реализации устройств управления цифровых систем [2, 3]. Развитие микроэлектроники привело к появлению разнообразных программируемых логических устройств [4, 5], одними из представителей которых являются CPLD (complex programmable logic devices) [6, 7, 9, 10]. Основой CPLD являются макроячейки PAL (pro-grammable array logic), соединенные с помощью программируемых матриц межсоединений. Одной из важных проблем, возникающих при синтезе МПА на CPLD, является минимизация числа макроячеек в его логической схеме. Одним из путей решения этой проблемы является оптимальное кодирование состояний [8]. Однако этот подход не позволяет оптимизировать схему формирования выходных сигналов. В настоящей работе предлагается метод оптимизации, основанный на представлении кода состояния МПА в виде конкатенации кодов класса псевдоэквивалентных состояний и кода набора микроопераций (микрокоманды). Такой подход позволяет уменьшить аппаратурные затраты в комбинационных блоках МПА и не приводит к потере быстродействия.
      Целью исследования является оптимизация схемы МПА Мура за счет нестандартного представления кодов состояний.
      Задачей исследования является разработка метода синтеза МПА Мура, позволяющего уменьшить число ячеек PAL в схеме автомата. При этом алгоритм управления представляется в виде граф-схемы алгоритма (ГСА) [1].

Общие положения и основная идея предлагаемого метода

      Пусть автомат Мура задан прямой структурной таблицей (ПСТ) со столбцами [1]: am, K(am), as, K(as), Xh, Фh, h. Здесь am - исходное состояние МПА; K(am) – код состояния разрядности , для кодирования состояний используются внутренние переменные из множества ; as, K(as) – соответственно состояние перехода и его код; Xh – входной сигнал, определяющий переход m,as>, и равный конъюнкции некоторых элементов (или их отрицаний) множества логических условий ; Фh – набор функций возбуждения триггеров памяти МПА, принимающих единичное значение для переключения памяти из К(am) в К(as), ; h=1,…,Н – номер перехода. В столбце am записывается набор микроопераций Yq, формируемых в состоянии , где Эта таблица является основой для формирования систем функций

     (1)
     (2)

задающих логическую схему МПА. Системы (1)-(2) определяют структурную схему МПА Мура U1, показанную на рис.1. В этой структуре блок функций возбуждения памяти (БФП) реализует систему (1), регистр RG служит для хранения кодов состояний, а блок микроопераций (БМО) реализует систему (2). Для минимизации числа макроячеек PAL в БФП может использоваться метод оптимального кодирования состояний [8], позволяющий уменьшить число термов в системе (1) до Н0.


Рис.1 Структурная схема автомата Мура U1 (11 кадров, задержка между кадрами - 0.5 сек, количество повторений - 5)

Здесь Н0 – число переходов эквивалентного автомата Мили. Оптимизация БМО может быть выполнена за счет уточненного кодирования состояний [10]. При этом число макроячеек может быть уменьшено до N, что соответствует ситуации, когда каждая функция реализуется на одной макроячейке. Для оптимального и уточненного кодирования состояний может быть использован, например, известный алгоритм ESPRESSO [3]. Однако оба метода не могут быть применены одновременно. Поэтому кодирование состояний позволяет оптимизировать либо БФП, либо БМО.

      В настоящей работе предлагается метод, позволяющий оптимизировать число PAL в схемах обоих блоков МПА Мура.

      Одной из особенностей МПА Мура является наличие псевдоэквивалентных состояний [8], то есть состояний с одинаковыми переходами под воз-действием одинаковых входных сигналов. Такие состояния соответствуют операторным вершинам [1] алгоритма управления, выходы которых связаны со входом одной и той же вершины алгоритма.

      Пусть - разбиение множества А на классы псевоэквивалентных состояний. Закодируем классы двоичными кодами K(Bi) разрядности

.     (3)

Пусть исходная ГСА Г включает Q попарно различных наборов микроопераций (НМО) Закодируем набор Yq двоичным кодом K(Yq) разрядности

.     (4)

Пусть операторная вершина bt ГСА Г соответствует состоянию и пусть в ней записан набор микроопераций Yq. Тогда код состояния можно представить в виде конкатенации кодов

.     (5)
где * - знак конкатенации.

Такое представление позволяет представить автомат Мура в виде модели U2 (рис.2).


Рис.2 Структурная схема автомата Мура U2

В автомате U2 блок БФП реализует функции (6) и блок БМО – функции (7).

     (6)
     (7)

     При этом элементы множества используются для кодирования классов , а элементы множества используются для кодирования наборов микроопераций.

     Предлагаемый подход имеет ряд положительных качеств:

  1. Коды классов не зависят от кодов микроопераций (и наоборот). Поэтому классы можно закодировать так, чтобы упростить схему БМО.
  2. Число строк таблицы переходов МПА U2 всегда равняется Н0 и не зависит от метода кодирования состояний.

     Для кодирования состояний МПА U1 достаточно

     (8)
разрядов. Очевидным недостатком МПА U2 является увеличение числа функций Ф, которое определяется суммой RB и RY. Однако все макроячейки современных CPLD имеют регистровый выход [6, 7], поэтому предлагаемый метод не увеличивает числа макроячеек, требуемых для реализации триггеров.

Заключение

     Предлагаемый метод представления кодов состояний перехода ориентирован на уменьшение числа макроячеек PAL в схеме автомата Мура. Такой подход позволяет уменьшить число термов в системе функций возбуждения памяти до величины соответствующего параметра эквивалентного автомата Мили. Исследования показали, что предлагаемый метод всегда более эффективен по сравнению с классическим методом реализации МПА Мура. При этом число макроячеек уменьшается до 38%.

     Уменьшение числа макроячеек не связано с введением дополнительных блоков, уменьшающих быстродействие схемы. Более того, уменьшение числа макроячеек часто сопровождается уменьшением числа уровней схемы МПА. При этом повышается быстродействие МПА и, следовательно, цифровой системы в целом.

     Научная новизна предложенного метода заключается в использовании особенностей автомата Мура (наличие классов псевдоэквивалентных состояний) для оптимизации числа макроячеек PAL в логической схеме автомата.

     Практическая значимость метода заключается в уменьшении площади кристалла, занимаемой комбинационной схемой МПА, что позволяет получить схемы, которые обладают меньшей стоимостью, чем известные из литературы аналоги.

     Дальнейшие направления работы связаны с исследованием возможности применения предложенного метода для случая реализации устройства управления в базисе FPGA, а также в составе «систем-на-кристале».

Литература

  1. Baranov S. Logic Synthesis for Control Automata. – Kluwer Academic Publishers, 1994. – 312 pp.
  2. Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. – М.: Горячая линия - ТЕЛЕКОМ, 2001. – 636 с.
  3. DeMicheli G/ Synthesis and Optimization of Digital Circuits. – McGraw-Hill, 1994. – 636 pp.
  4. Грушницкий Р.И. Проектирование систем с использованием микросхем программируемой логики / Р.И. Грушницкий, А.Х. Мурзаев, Е.П. Угрюмов. – СПб.: БХВ. - Петербург, 2002. –608 с.
  5. Maxfield C. The Design Warrior’s Guide to FPGAs. – Amsterdam: Elseveir, 2004. – 541 pp.
  6. Баркалов А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура // Кибернетика и системный анализ. – 1998. – № 1. – С. 65-72.
  7. Nababi Z. Emvedded Core Design with FPGA. – NY: McGraw-Hill, 2008, - 618pp.
  8. Yang S. Logic Synthesis and Optimization Benchmarks user guide. Technical report, №1991 – IWLS-UG-Saryang.-Microelectronics center of North Carolina.
  9. Сайт ведущего производителя FPGA [Электронный ресурс] Altera
  10. Сайт ведущего производителя CPLD [Электронный ресурс] Xilinx