Астахов Евгений Александрович

Факультет вычислительной техники и информатики

Кафедра электронных вычислительных машин

Специальность: Системное программирование

Тема выпускной работы:

Разработка и исследование метода верификации FPGA проектов по методологии ведомого зонда на базе технологии Boundary Scan

Научный руководитель: Зинченко Юрий Евгеньевич

Библиотека по теме магистерской работы

Тематические статьи

1. DESIGN SECURITY WITH WAVEFORMS

Авторы:

Jie Feng, Joel A. Seely, Altera Corporation

Описание: Защита авторских прав на IP ядра, погружаемые на ПЛИСы стоит очень остро. Надежный способ - шифрование. В статье ведется разговор о принципах шифрования IP ядер и работе зашифрованных ядер, погруженных на ПЛИС.

Источник:

http://www.altera.com/literature/cp/cp_sdr_design_security.pdf

2. Transistor Abstraction for the Functional Verification of FPGAs

Авторы:

Guy Dupenloup, Thierry Lemeunier, Roland Mayr, Altera Corporation

Описание: В статье обсуждается возможность использования абстракции транзисторов, чтобы верифицировать ПЛИСы с помощью модели уровня RTL (резисторно-транзисторной логики)

Источник:

http://www.altera.com/literature/cp/CP-01010.pdf

3. THE USE OF HARDWARE ACCELERATION IN SDR WAVEFORMS

Авторы:

David Lau, Altera Corporation

Jarrod Blackburn, Altera Corporation

Joel A. Seely, Altera Corporation

Описание: В статье описан пример архитектуры, в которой функции SDR распределены между GPP, DSP и FPGA, чтобы реализовать модули аппаратного ускорения на ПЛИС - микросхемах для разностороннего использования.

Источник:

http://www.altera.com/literature/cp/cp_sdr_hardware_acceleration.pdf

4. FPGA Co-Processing Solutions for High-Performance Signal Processing Applications

Авторы:

Tapan A. Mehta, Strategic Marketing Manager, Altera Corporation

Joel Rotem, Chief Application Engineer, MangoDSP

Описание: На протяжении последних лет высокопроизводительные приложения для обработки сигналов, такие как получение изображений в медицине, передача видео на расстоянии, военные приложения и приложения безопасности начали адаптироваться к гибридной архитектуре, которая состоит из ПЛИС и DSP (процессор для обработки цифровых сигналов). В статье рассмотрены методы реализации DSP на основе ПЛИС.

Источник:

http://www.altera.com/literature/cp/gspx/fpga-coprocessing.pdf

5. FPGA Co-Processing Architectures for Video Compression

Автор: Alex Soohoo, Altera Corporation

Описание: Рассмотрена теория сопроцессорных системных архитектур на базе ПЛИС в сочетании с лидирующем на рынке ПО для разработки проектов возволяют реализовывать высокоэффективные алгоритмы DSP (цифровой обработки сигналов)

Источник:

http://www.altera.com/literature/cp/cp_gspx_video_coprocessing_compression.pdf

6. Extending the Peripheral Set of DSP Processors using FPGAs

Автор: Joe Hanson, Altera Corporation, Director, System Level Tools

Описание: В статье описывается применение ПО Altera SOPC Builder для расширения периферийного набора DSP процессоров, используя FPGA, что позволяет избежать высокой стоимости нового продукта и соответствовать потребностям рынка.

Источник:

http://www.altera.com/literature/cp/gspx/peripheral-set.pdf

7. DEBUGGING AND HARDWARE VERIFICATION FOR FPGA-BASED SYSTEM DESIGN

Авторы: Mario Vera-Lizcano, John M. Espinosa-Duran, Jaime Velasco-Medina

Описание: В стате описываются возможности ПО SignalTap от Altera для отладки и аппаратной верификации систем на базе ПЛИСов. Проекты отлаживаются на целевом оборудовании с помощью встроенного логического анализатора SignalTap.

Источник:

http://www.iberchip.org/iberchip2005/articles/77/77--jvelasco-Debugging%20and%20Hardware%20Verification.pdf

8. When Probing Goes in the Chip

Автор: Joel Woodward, Agilent Technologies

Описание: Особенности зондирования современных ПЛИС, достоинства и недостатки такого подхода.

Источник: http://www.soccentral.com/results.asp?EntryID=13186